硬件PCB Layout佈局佈線Checklist檢查表（通用版）

 

 

按部位分類	技術規範內容
1	PCB佈線與佈局	PCB佈線與佈局隔離準則：強弱電流隔離、大小電壓隔離，高低頻率隔離、輸入輸出隔離、數字模擬隔離、輸入輸出隔離，分界標準爲相差一個數量級。隔離方法包括：空間遠離、地線隔開。
2	PCB佈線與佈局	晶振要儘可能靠近IC，且佈線要較粗
3	PCB佈線與佈局	晶振外殼接地
4	PCB佈線與佈局	時鐘佈線經鏈接器輸出時，鏈接器上的插針要在時鐘線插針周圍佈滿接地插針
5	PCB佈線與佈局	讓模擬和數字電路分別擁有本身的電源和地線通路，在可能的狀況下，應儘可能加寬這兩部分電路的電源與地線或採用分開的電源層與接地層，以便減少電源與地線迴路的阻抗，減少任何可能在電源與地線迴路中的干擾電壓
6	PCB佈線與佈局	單獨工做的PCB的模擬地和數字地可在系統接地點附近單點匯接，如電源電壓一致，模擬和數字電路的電源在電源入口單點匯接，如電源電壓不一致，在兩電源較近處並一1~2nf的電容，給兩電源間的信號返回電流提供通路
7	PCB佈線與佈局	若是PCB是插在母板上的，則母板的模擬和數字電路的電源和地也要分開，模擬地和數字地在母板的接地處接地，電源在系統接地點附近單點匯接，如電源電壓一致，模擬和數字電路的電源在電源入口單點匯接，如電源電壓不一致，在兩電源較近處並一1~2nf的電容，給兩電源間的信號返回電流提供通路
8	PCB佈線與佈局	當高速、中速和低速數字電路混用時，在印製板上要給它們分配不一樣的佈局區域
9	PCB佈線與佈局	對低電平模擬電路和數字邏輯電路要儘量地分離
10	PCB佈線與佈局	多層印製板設計時電源平面應靠近接地平面，而且安排在接地平面之下。
11	PCB佈線與佈局	多層印製板設計時佈線層應安排與整塊金屬平面相鄰
12	PCB佈線與佈局	多層印製板設計時把數字電路和模擬電路分開，有條件時將數字電路和模擬電路安排在不一樣層內。若是必定要安排在同層，可採用開溝、加接地線條、分隔等方法補救。模擬的和數字的地、電源都要分開，不能混用
13	PCB佈線與佈局	時鐘電路和高頻電路是主要的干擾和輻射源，必定要單獨安排、遠離敏感電路
14	PCB佈線與佈局	注意長線傳輸過程當中的波形畸變
15	PCB佈線與佈局	減少干擾源和敏感電路的環路面積，最好的辦法是使用雙絞線和屏蔽線，讓信號線與接地線（或載流回路）扭絞在一塊兒，以便使信號與接地線（或載流回路）之間的距離最近
16	PCB佈線與佈局	增大線間的距離，使得干擾源與受感應的線路之間的互感儘量地小
17	PCB佈線與佈局	若有可能，使得干擾源的線路與受感應的線路呈直角（或接近直角）佈線，這樣可大大下降兩線路間的耦合
18	PCB佈線與佈局	增大線路間的距離是減少電容耦合的最好辦法
19	PCB佈線與佈局	在正式佈線以前，首要的一點是將線路分類。主要的分類方法是按功率電平來進行，以每30dB功率電平分紅若干組
20	PCB佈線與佈局	不一樣分類的導線應分別捆紮，分開敷設。對相鄰類的導線，在採起屏蔽或扭絞等措施後也可歸在一塊兒。分類敷設的線束間的最小距離是50~75mm
21	PCB佈線與佈局	電阻佈局時，放大器、上下拉和穩壓整流電路的增益控制電阻、偏置電阻（上下拉）要儘量靠近放大器、有源器件及其電源和地以減輕其去耦效應（改善瞬態響應時間）。
22	PCB佈線與佈局	旁路電容靠近電源輸入處放置
23	PCB佈線與佈局	去耦電容置於電源輸入處。儘量靠近每一個IC
24	PCB佈線與佈局	PCB基本特性 阻抗：由銅和橫切面面積的質量決定。具體爲：1盎司0.49毫歐/單位面積 電容：C=EoErA/h，Eo：自由空間介電常數，Er：PCB基體介電常數，A：電流到達的範圍，h：走線間距 電感：平均分佈在佈線中，約爲1nH/m 盎司銅線來說，在0.25mm(10mil)厚的FR4碾壓下，位於地線層上方的）0.5mm寬，20mm長的線能產生9.8毫歐的阻抗，20nH的電感及與地之間1.66pF的耦合電容。
25	PCB佈線與佈局	PCB佈線基本方針：增大走線間距以減小電容耦合的串擾；平行佈設電源線和地線以使PCB電容達到最佳；將敏感高頻線路佈設在遠離高噪聲電源線的位置；加寬電源線和地線以減小電源線和地線的阻抗；
26	PCB佈線與佈局	分割：採用物理上的分割來減小不一樣類型信號線之間的耦合，尤爲是電源與地線
27	PCB佈線與佈局	局部去耦：對於局部電源和IC進行去耦，在電源輸入口與PCB之間用大容量旁路電容進行低頻脈動濾波並知足突發功率要求，在每一個IC的電源與地之間採用去耦電容，這些去耦電容要儘量接近引腳。
28	PCB佈線與佈局	佈線分離：將PCB同一層內相鄰線路之間的串擾和噪聲耦合最小化。採用3W規範處理關鍵信號通路。
29	PCB佈線與佈局	保護與分流線路：對關鍵信號採用兩面地線保護的措施，並保證保護線路兩端都要接地
30	PCB佈線與佈局	單層PCB：地線至少保持1.5mm寬，跳線和地線寬度的改變應保持最低
31	PCB佈線與佈局	雙層PCB：優先使用地格柵/點陣佈線，寬度保持1.5mm以上。或者把地放在一邊，信號電源放在另外一邊
32	PCB佈線與佈局	保護環：用地線圍成一個環形，將保護邏輯圍起來進行隔離
33	PCB佈線與佈局	PCB電容：多層板上因爲電源面和地面絕緣薄層產生了PCB電容。其優勢是據有很是高的頻率響應和均勻的分佈在整個面或整條線上的低串連電感。等效於一個均勻分佈在整板上的去耦電容。
34	PCB佈線與佈局	高速電路和低速電路：高速電路要使其接近接地面，低速電路要使其接近於電源面。 地的銅填充：銅填充必須確保接地。
35	PCB佈線與佈局	相鄰層的走線方向成正交結構，避免將不一樣的信號線在相鄰層走成同一方向，以減小沒必要要的層間竄擾；當因爲板結構限制（如某些背板）難以免出現該狀況，特別是信號速率較高時，應考慮用地平面隔離各佈線層，用地信號線隔離各信號線；
36	PCB佈線與佈局	不容許出現一端浮空的佈線，爲避免「天線效應」。
37	PCB佈線與佈局	阻抗匹配檢查規則：同一網格的佈線寬度應保持一致，線寬的變化會形成線路特性阻抗的不均勻，當傳輸的速度較高時會產生反射，在設計中應避免這種狀況。在某些條件下，可能沒法避免線寬的變化，應該儘可能減小中間不一致部分的有效長度。
38	PCB佈線與佈局	防止信號線在不一樣層間造成自環，自環將引發輻射干擾。
39	PCB佈線與佈局	短線規則：佈線儘可能短，特別是重要信號線，如時鐘線，務必將其振盪器放在離器件很近的地方。
40	PCB佈線與佈局	倒角規則：PCB設計中應避免產生銳角和直角，產生沒必要要的輻射，同時工藝性能也很差，全部線與線的夾角應大於135度
41	PCB佈線與佈局	濾波電容焊盤到鏈接盤的線線應採用0.3mm的粗線鏈接，互連長度應≤1.27mm。
42	PCB佈線與佈局	通常狀況下，將高頻的部分設在接口部分，以減小布線長度。同時還要考慮到高/低頻部分地平面的分割問題，一般採用將兩者的地分割，再在接口處單點相接。
43	PCB佈線與佈局	對於導通孔密集的區域，要注意避免在電源和地層的挖空區域相互鏈接，造成對平面層的分割，從而破壞平面層的完整性，並進而致使信號線在地層的迴路面積增大。
44	PCB佈線與佈局	電源層投影不重疊準則：兩層板以上（含）的PCB板，不一樣電源層在空間上要避免重疊，主要是爲了減小不一樣電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題必定要設法避免，難以免時可考慮中間隔地層。
45	PCB佈線與佈局	3W規則：爲減小線間竄擾，應保證線間距足夠大，當線中心距很多於3倍線寬時，則可保持70%的電場不互相干擾，如要達到98%的電場不互相干擾，可以使用10W規則。
46	PCB佈線與佈局	20H準則：以一個H(電源和地之間的介質厚度)爲單位，若內縮20H則能夠將70%的電場限制在接地邊沿內，內縮 1000H則能夠將98%的電場限制在內。
47	PCB佈線與佈局	五五準則：印製板層數選擇規則，即時鐘頻率到5MHZ或脈衝上升時間小於5ns，則PCB板須採用多層板，如採用雙層板，最好將印製板的一面作爲一個完整的地平面
48	PCB佈線與佈局	混合信號PCB分區準則：1將PCB分區爲獨立的模擬部分和數字部分；2將A/D轉換器跨分區放置；3不要對地進行分割，在電路板的模擬部分和數字部分下面設統一地；4在電路板的全部層中，數字信號只能在電路板的數字部分佈線，模擬信號只能在電路板的模擬部分佈線；5實現模擬電源和數字電源分割；6佈線不能跨越分割電源面之間的間隙；7必須跨越分割電源之間間隙的信號線要位於緊鄰大面積地的佈線層上；8分析返回地電流實際流過的路徑和方式；
49	PCB佈線與佈局	多層板是較好的板級EMC防禦設計措施，推薦優選。
50	PCB佈線與佈局	信號電路與電源電路各自獨立的接地線，最後在一點公共接地，兩者不宜有公用的接地線。
51	PCB佈線與佈局	信號迴流地線用獨立的低阻抗接地迴路，不可用底盤或結構架件做迴路。
52	PCB佈線與佈局	在中短波工做的設備與大地鏈接時，接地線<1/4λ；如沒法達到要求，接地線也不能爲1/4λ的奇數倍。
53	PCB佈線與佈局	強信號與弱信號的地線要單獨安排，分別與地網只有一點相連。
54	PCB佈線與佈局	通常設備中至少要有三個分開的地線：一條是低電平電路地線（稱爲信號地線），一條是繼電器、電動機和高電平電路地線（稱爲干擾地線或噪聲地線）；另外一條是設備使用交流電源時，則電源的安全地線應和機殼地線相連，機殼與插箱之間絕緣，但二者在一點相同，最後將全部的地線聚集一點接地。斷電器電路在最大電流點單點接地。f<1MHz時，一點接地；f>10MHz時，多點接地；1MHz<f<10MHz時，若地線長度<1/20λ，則一點接地，不然多點接地。
55	PCB佈線與佈局	避免地環路準則：電源線應靠近地線平行佈線。
56	PCB佈線與佈局	散熱器要與單板內電源地或屏蔽地或保護地鏈接（優先鏈接屏蔽地或保護地），以下降輻射干擾
57	PCB佈線與佈局	數字地與模擬地分開，地線加寬
58	PCB佈線與佈局	對高速、中速和低速混用時，注意不一樣的佈局區域
59	PCB佈線與佈局	專用零伏線，電源線的走線寬度≥1mm
60	PCB佈線與佈局	電源線和地線儘量靠近，整塊印刷板上的電源與地要呈「井」字形分佈，以便使分佈線電流達到均衡。
61	PCB佈線與佈局	儘量有使干擾源線路與受感應線路呈直角佈線
62	PCB佈線與佈局	按功率分類，不一樣分類的導線應分別捆紮，分開敷設的線束間距離應爲50～75mm。
63	PCB佈線與佈局	在要求高的場合要爲內導體提供360°的完整包裹，並用同軸接頭來保證電場屏蔽的完整性
64	PCB佈線與佈局	多層板：電源層和地層要相鄰。高速信號應臨近接地面，非關鍵信號則布放爲靠近電源面。
65	PCB佈線與佈局	電源：當電路須要多個電源供給時，用接地分離每一個電源。
66	PCB佈線與佈局	過孔：高速信號時，過孔產生1-4nH的電感和0.3-0.8pF的電容。所以，高速通道的過孔要儘量最小。確保高速平行線的過孔數一致。
67	PCB佈線與佈局	短截線：避免在高頻和敏感的信號線路使用短截線
68	PCB佈線與佈局	星形信號排列：避免用於高速和敏感信號線路
69	PCB佈線與佈局	輻射型信號排列：避免用於高速和敏感線路，保持信號路徑寬度不變，通過電源面和地面的過孔不要太密集。
70	PCB佈線與佈局	地線環路面積：保持信號路徑和它的地返回線緊靠在一塊兒將有助於最小化地環
71	PCB佈線與佈局	通常將時鐘電路佈置在PCB板接受中心位置或一個接地良好的位置，使時鐘儘可能靠近微處理器，並保持引線儘量短，同時將石英晶體振盪只有外殼接地。
72	PCB佈線與佈局	爲進一步加強時鐘電路的可靠性，可用地線找時鐘區圈起隔離起來，在晶體振盪器下面加大接地的面積，避免布其餘信號線；
73	PCB佈線與佈局	元件佈局的原則是將模擬電路部分與數字電路部分分工、將高速電路和低速電路分工，將大功率電路與小信號電路分工，、將噪聲元件與非噪聲元件分工，同時儘可能縮短元件之間的引線，使相互間的干擾耦合達到最小。
74	PCB佈線與佈局	電路板按功能進行分區，各分區電路地線相互並聯，一點接地。當電路板上有多個電路單元時，應使各單元有獨立的地線回各，各單元集中一點與公共地相連,單面板和雙面板用單點接電源和單點接地.
75	PCB佈線與佈局	重要的信號線儘可能短和粗,並在兩側加上保護地，信號須要引出時經過扁平電纜引出，並使用「地線—信號—地線」相間隔的形式。
76	PCB佈線與佈局	I/O接口電路及功率驅動電路儘可能靠近印刷板邊緣
77	PCB佈線與佈局	除時鐘電路此，對噪聲敏感的器件及電路下面也儘可能避免走線。
78	PCB佈線與佈局	當印刷電路板期有PCI、ISA等高速數據接口時，需注意在電路板上按信號頻率漸進佈局，即從插槽接口部位開始依次布高頻電路、中等頻率電路和低頻電路 ，使易產生干擾的電路遠離該數據接口。
79	PCB佈線與佈局	信號在印刷線路上的引線越短越好，最長不宜超過25cm，並且過孔數目也應儘可能少。
80	PCB佈線與佈局	在信號線須要轉折時，使用45度或圓弧折線佈線，避免使用90度折線，以減少高頻信號的反射。
81	PCB佈線與佈局	佈線時避免90度折線，減小高頻噪聲發射
82	PCB佈線與佈局	注意晶振佈線。晶振與單片機引腳儘可能靠近，用地線把時鐘區隔離 起來，晶振外殼接地並固定
83	PCB佈線與佈局	電路板合理分區，如強、弱信號，數字、模擬信號。儘量把干擾源（如電機，繼電器）與敏感元件（如單片機）遠離
84	PCB佈線與佈局	用地線把數字區與模擬區隔離，數字地與模擬地要分離，最後在一 點接於電源地。A/D、D/A芯片佈線也以此爲原則，廠家分配A/D、D/A芯片 引腳排列時已考慮此要求
85	PCB佈線與佈局	單片機和大功率器件的地線要單獨接地，以減少相互干擾。 大功率 器件儘量放在電路板邊緣
86	PCB佈線與佈局	佈線時儘可能減小回路環的面積，以下降感應噪聲
87	PCB佈線與佈局	佈線時，電源線和地線要儘可能粗。除減少壓降外，更重要的是下降耦 合噪聲
88	PCB佈線與佈局	IC器件儘可能直接焊在電路板上，少用IC座
89	PCB佈線與佈局	參考點通常應設置在左邊和底邊的邊框線的交點(或延長線的交點)上或印製板的插件上的第一個焊盤。
90	PCB佈線與佈局	佈局推薦使用25mil網格
91	PCB佈線與佈局	總的連線儘量的短，關鍵信號線最短
92	PCB佈線與佈局	同類型的元件應該在X或Y方向上一致。同一類型的有極性分立元件也要力爭在X或Y方向上一致，以便於生產和調試；
93	PCB佈線與佈局	元件的放置要便於調試和維修，大元件邊上不能放置小元件，須要調試的元件周圍應有足夠的空間。發熱元件應有足夠的空間以利於散熱。熱敏元件應遠離發熱元件。
94	PCB佈線與佈局	雙列直插元件相互的距離要>2mm。BGA與相臨器件距離>5mm。阻容等貼片小元件相互距離>0.7mm。貼片元件焊盤外側與相臨插裝元件焊盤外側要>2mm。壓接元件周圍5mm內不能夠放置插裝元器件。焊接面周圍5mm內不能夠放置貼裝元件。
95	PCB佈線與佈局	集成電路的去耦電容應儘可能靠近芯片的電源腳，高頻最靠近爲原則。使之與電源和地之間造成迴路最短。
96	PCB佈線與佈局	旁路電容應均勻分佈在集成電路周圍。
97	PCB佈線與佈局	元件佈局時，使用同一種電源的元件應考慮儘可能放在一塊兒，以便於未來的電源分割。
98	PCB佈線與佈局	用於阻抗匹配目的的阻容器件的放置，應根據其屬性合理佈局。
99	PCB佈線與佈局	匹配電容電阻的佈局 要分清楚其用法，對於多負載的終端匹配必定要放在信號的最遠端進行匹配。
100	PCB佈線與佈局	匹配電阻佈局時候要靠近該信號的驅動端，距離通常不超過500mil。
101	PCB佈線與佈局	調整字符，全部字符不能夠上盤，要保證裝配之後還能夠清晰看到字符信息，全部字符在X或Y方向上應一致。字符、絲印大小要統一。
102	PCB佈線與佈局	關鍵信號線優先：電源、模擬小信號、高速信號、時鐘信號和同步信號等關鍵信號優先佈線；
103	PCB佈線與佈局	環路最小規則：即信號線與其迴路構成的環面積要儘量小，環面積要儘量小，環面積越小，對外的輻射越少，接收外界的干擾也越小。在雙層板設計中，在爲電源留下足夠空間的狀況下，應該將留下的部分用參考地填充，且增長一些必要的過孔，將雙面信號有效鏈接起來，對一些關鍵信號儘可能採用地線隔離，對一些頻率較高的設計，需特別考慮其餘平面信號迴路問題，建議採用多層板爲宜。
104	PCB佈線與佈局	接地引線最短準則：儘可能縮短並加粗接地引線（尤爲高頻電路）。對於在不一樣電平上工做的電路，不可用長的公共接地線。
105	PCB佈線與佈局	內部電路若是要與金屬外殼相連時，要用單點接地，防止放電電流流過內部電路
106	PCB佈線與佈局	對電磁干擾敏感的部件需加屏蔽，使之與能產生電磁干擾的部件或線路相隔離。若是這種線路必須從部件旁通過時，應使用它們成90°交角。
107	PCB佈線與佈局	佈線層應安排與整塊金屬平面相鄰。這樣的安排是爲了產生通量對消做用
108	PCB佈線與佈局	在接地點之間構成許多回路，這些迴路的直徑（或接地點間距）應小於最高頻率波長的1/20
109	PCB佈線與佈局	單面或雙面板的電源線和地線應儘量靠近，最好的方法是電源線布在印製板的一面，而地線布在印製板的另外一面，上下重合，這會使電源的阻抗爲最低
110	PCB佈線與佈局	信號走線（特別是高頻信號）要儘可能短
111	PCB佈線與佈局	兩導體之間的距離要符合電氣安全設計規範的規定，電壓差不得超過它們之間空氣和絕緣介質的擊穿電壓，不然會產生電弧。在0.7ns到10ns的時間裏，電弧電流會達到幾十A，有時甚至會超過100安培。電弧將一直維持直到兩個導體接觸短路或者電流低到不能維持電弧爲止。可能產生尖峯電弧的實例有手或金屬物體，設計時注意識別。
112	PCB佈線與佈局	緊靠雙面板的位置處增長一個地平面，在最短間距處將該地平面鏈接到電路上的接地點。
113	PCB佈線與佈局	確保每一個電纜進入點離機箱地的距離在40mm(1.6英寸)之內。
114	PCB佈線與佈局	將鏈接器外殼和金屬開關外殼都鏈接到機箱地上。
115	PCB佈線與佈局	在薄膜鍵盤周圍放置寬的導電保護環，將環的外圍鏈接到金屬機箱上，或至少在四個拐角處鏈接到金屬機箱上。不要將該保護環與PCB地鏈接在一塊兒。
116	PCB佈線與佈局	使用多層PCB：相對於雙面PCB而言，地平面和電源平面以及排列緊密的信號線-地線間距可以減少共模阻抗(common impedance)和感性耦合，使之達到雙面PCB的1/10到1/100。儘可能地將每個信號層都緊靠一個電源層或地線層。
117	PCB佈線與佈局	對於頂層和底層表面都有元器件、具備很短鏈接線以及許多填充地的高密度PCB，可以使用內層線。大多數的信號線以及電源和地平面都在內層上，於是相似於具有屏蔽功能的法拉第盒。
118	PCB佈線與佈局	儘量將全部鏈接器都放在電路板一側。
119	PCB佈線與佈局	在引向機箱外的鏈接器(容易直接被ESD擊中)下方的全部PCB層上，放置寬的機箱地或者多邊形填充地，並每隔大約13mm的距離用過孔將它們鏈接在一塊兒。
120	PCB佈線與佈局	PCB裝配時，不要在頂層或者底層的安裝孔焊盤上塗覆任何焊料。使用具備內嵌墊圈的螺釘來實現PCB與金屬機箱/屏蔽層或接地面上支架的緊密接觸。
121	PCB佈線與佈局	在每一層的機箱地和電路地之間，要設置相同的「隔離區」；若是可能，保持間隔距離爲0.64mm(0.025英寸)。
122	PCB佈線與佈局	電路周圍設置一個環形地防範ESD干擾：1在電路板整個四周放上環形地通路；2全部層的環形地寬度>2.5mm (0.1英寸)；3每隔13mm(0.5英寸)用過孔將環形地鏈接起來；4將環形地與多層電路的公共地鏈接到一塊兒；5對安裝在金屬機箱或者屏蔽裝置裏的雙面板來講，應該將環形地與電路公共地鏈接起來；6不屏蔽的雙面電路則將環形地鏈接到機箱地，環形地上不塗阻焊劑，以便該環形地能夠充當ESD的放電棒，在環形地(全部層)上的某個位置處至少放置一個0.5mm寬(0.020英寸)的間隙，避免造成大的地環路；7若是電路板不會放入金屬機箱或者屏蔽裝置中，在電路板的頂層和底層機箱地線上不能塗阻焊劑，這樣它們能夠做爲ESD電弧的放電棒。
123	PCB佈線與佈局	在能被ESD直接擊中的區域，每個信號線附近都要布一條地線。
124	PCB佈線與佈局	易受ESD影響的電路，放在PCB中間的區域，減小被觸摸的可能性。
125	PCB佈線與佈局	信號線的長度大於300mm(12英寸)時，必定要平行布一條地線。
126	PCB佈線與佈局	安裝孔的鏈接準則：能夠與電路公共地鏈接，或者與之隔離。1金屬支架必須和金屬屏蔽裝置或者機箱一塊兒使用時，要採用一個0Ω電阻實現鏈接。2.肯定安裝孔大小來實現金屬或者塑料支架的可靠安裝，在安裝孔頂層和底層上要採用大焊盤，底層焊盤上不能採用阻焊劑，並確保底層焊盤不採用波峯焊工藝焊接。
127	PCB佈線與佈局	受保護的信號線和不受保護的信號線禁止並行排列。
128	PCB佈線與佈局	復位、中斷和控制信號線的佈線準則：1採用高頻濾波；2遠離輸入和輸出電路；3遠離電路板邊緣。
129	PCB佈線與佈局	機箱內的電路板不安裝在開口位置或者內部接縫處。
130	PCB佈線與佈局	對靜電最敏感的電路板放在最中間，人工不易接觸到的部位；將對靜電敏感的器件放在電路板最中間，人工不易接觸到的部位。
131	PCB佈線與佈局	兩塊金屬塊之間的邦定（binding）準則：1固體邦定帶優於編織邦定帶；2邦定處不潮溼不積水；3使用多個導體將機箱內全部電路板的地平面或地網格鏈接在一塊兒；4確保邦定點和墊圈的寬度大於5mm。
132	電路設計	信號濾波腿耦：對每一個模擬放大器電源，必需在最接近電路的鏈接處到放大器之間加去耦電容器。對數字集成電路，分組加去耦電容器。在馬達與發電機的電刷上安裝電容器旁路，在每一個繞組支路上串聯R-C濾波器，在電源入口處加低通濾波等措施抑制干擾。安裝濾波器應儘可能靠近被濾波的設備，用短的，加屏蔽的引線做耦合媒介。全部濾波器都須加屏蔽，輸入引線與輸出引線之間應隔離。
133	電路設計	各功能單板對電源的電壓波動範圍、紋波、噪聲、負載調整率等方面的要求予以明確，二次電源經傳輸到達功能單板時要知足上述要求
134	電路設計	將具備輻射源特徵的電路裝在金屬屏蔽內，使其瞬變干擾最小。
135	電路設計	在電纜入口處增長保護器件
136	電路設計	每一個IC的電源管腳要加旁路電容（通常爲104）和平滑電容(10uF~100uF)到地，大面積IC每一個角的電源管腳也要加旁路電容和平滑電容
137	電路設計	濾波器選型的阻抗失配準則：對低阻抗噪聲源，濾波器需爲高阻抗（大的串聯電感）；對高阻抗噪聲源，濾波器就需爲低阻抗（大的並聯電容）
138	電路設計	電容器外殼、輔助引出端子與正、負極以及電路板間必須徹底隔離
139	電路設計	濾波鏈接器必須良好接地，金屬殼濾波器採用面接地。
140	電路設計	濾波鏈接器的全部針都要濾波
141	電路設計	數字電路的電磁兼容設計中要考慮的是數字脈衝的上升沿和降低沿所決定的頻帶寬而不是數字脈衝的重複頻率。方形數字信號的印製板設計帶寬定爲1／πtr，一般要考慮這個帶寬的十倍頻
142	電路設計	用R－S觸發器做設備控制按鈕與設備電子線路之間配合的緩衝
143	電路設計	下降敏感線路的輸入阻抗有效減小引入干擾的可能性。
144	電路設計	LC濾波器 在低輸出阻抗電源和高阻抗數字電路之間，須要LC濾波器，以保證迴路的阻抗匹配
145	電路設計	電壓校準電路：在輸入輸出端，要加上去耦電容（好比0.1μF），旁路電容選值遵循10μF/A的標準。
146	電路設計	信號端接：高頻電路源與目的之間的阻抗匹配很是重要，錯誤的匹配會帶來信號反饋和阻尼振盪。過量地射頻能量則會致使EMI問題。此時，須要考慮採用信號端接。 信號端接有如下幾種：串聯/源端接、並聯端接、 RC端接、Thevenin端接、二極管端接。
147	電路設計	MCU電路： I/O引腳：空置的I/O引腳要鏈接高阻抗以便減小供電電流。且避免浮動。 IRQ引腳：在IRQ引腳要有預防靜電釋放的措施。好比採用雙向二極管、Transorbs或金屬氧化變阻器等。 復位引腳：復位引腳要有時間延時。以避免上電初期MCU即被複位。 振盪器：在知足要求狀況下，MCU使用的時鐘振盪頻率越低越好。 讓時鐘電路、校準電路和去耦電路接近MCU放置
148	電路設計	小於10個輸出的小規模集成電路，工做頻率≤50MHZ時，至少配接一個0.1uf的濾波電容。工做頻率≥50MHZ時，每一個電源引腳配接一個0.1uf的濾波電容；
149	電路設計	對於中大規模集成電路，每一個電源引腳配接一個0.1uf的濾波電容。對電源引腳冗餘量較大的電路也可按輸出引腳的個數計算配接電容的個數，每5個輸出配接一個0.1uf濾波電容。
150	電路設計	對無有源器件的區域，每6cm2至少配接一個0.1uf的濾波電容
151	電路設計	對於超高頻電路，每一個電源引腳配接一個1000pf的濾波電容。對電源引腳冗餘量較大的電路也可按輸出引腳的個數計算配接電容的個數，每5個輸出配接一個1000pf的濾波電容
152	電路設計	高頻電容應儘量靠近IC電路的電源引腳處。
153	電路設計	每5只高頻濾波電容至少配接一隻一個0.1uf濾波電容；
154	電路設計	每5只10uf至少配接兩隻47uf低頻的濾波電容；
155	電路設計	每100cm2範圍內，至少配接1只220uf或470uf低頻濾波電容；
156	電路設計	每一個模塊電源出口周圍應至少配置2只220uf或470uf電容，如空間容許，應適當增長電容的配置數量；
157	電路設計	脈衝與變壓器隔離準則：脈衝網絡和變壓器須隔離，變壓器只能與去耦脈衝網絡鏈接，且鏈接線最短。
158	電路設計	在開關和閉合器的開閉過程當中，爲防止電弧干擾，能夠接入簡單的RC網絡、電感性網絡，並在這些電路中加入一高阻、整流器或負載電阻之類，若是還不行，就將輸入和載出引線進行屏蔽。此外，還能夠在這些電路中接入穿心電容。
159	電路設計	退耦、濾波電容須按照高頻等效電路圖來分析其做用。
160	電路設計	各功能單板電源引進處要採用合適的濾波電路，儘量同時濾除差模噪聲和共模噪聲，噪聲泄放地與工做地特別是信號地要分開，可考慮使用保護地；集成電路的電源輸入端要佈置去耦電容，以提升抗干擾能力
161	電路設計	明確各單板最高工做頻率，對工做頻率在160MHz（或200 MHz）以上的器件或部件採起必要的屏蔽措施，以下降其輻射干擾水平和提升抗輻射干擾的能力
162	電路設計	若有可能在控制線（於印刷板上）的入口處加接R-C去耦，以便消除傳輸中可能出現的干擾因素。
163	電路設計	用R-S觸發器作按鈕與電子線路之間配合的緩衝
164	電路設計	在次級整流回路中使用快恢復二極管或在二極管上並聯聚酯薄膜電容器
165	電路設計	對晶體管開關波形進行「修整」
166	電路設計	下降敏感線路的輸入阻抗
167	電路設計	若有可能在敏感電路採用平衡線路做輸入，利用平衡線路固有的共模抑制能力克服干擾源對敏感線路的干擾
168	電路設計	將負載直接接地的方式是不合適
169	電路設計	注意在IC近端的電源和地之間加旁路去耦電容（通常爲104）
170	電路設計	若有可能，敏感電路採用平衡線路做輸入，平衡線路不接地
171	電路設計	繼電器線圈增長續流二極管，消除斷開線圈時產生的反電動勢干擾。僅加 續流二極管會使繼電器的斷開時間滯後，增長穩壓二極管後繼電器在單位時間內可 動做更多的次數
172	電路設計	在繼電器接點兩端並接火花抑制電路（通常是RC串聯電路，電阻通常選幾K 到幾十K，電容選0.01uF），減少電火花影響
173	電路設計	給電機加濾波電路，注意電容、電感引線要儘可能短
174	電路設計	電路板上每一個IC要並接一個0.01μF～0.1μF高頻電容，以減少IC對電源的 影響。注意高頻電容的佈線，連線應靠近電源端並儘可能粗短，不然，等於增大了電 容的等效串聯電阻，會影響濾波效果
175	電路設計	可控硅兩端並接RC抑制電路，減少可控硅產生的噪聲（這個噪聲嚴重時可能 會把可控硅擊穿的）
176	電路設計	許多單片機對電源噪聲很敏感,要給單片機電源加濾波電路 或穩壓器，以減少電源噪聲對單片機的干擾。好比，能夠利用磁珠和電容 組成π形濾波電路，固然條件要求不高時也可用100Ω電阻代替磁珠
177	電路設計	若是單片機的I/O口用來控制電機等噪聲器件，在I/O口與噪聲源之 間應加隔離（增長π形濾波電路）。 控制電機等噪聲器件，在I/O口與噪聲源之 間應加隔離（增長π形濾波電路）。
178	電路設計	在單片機I/O口，電源線，電路板鏈接線等關鍵地方使用抗干擾元件 如磁珠、磁環、電源濾波器，屏蔽罩，可顯著提升電路的抗干擾性能
179	電路設計	對於單片機閒置的I/O口，不要懸空，要接地或接電源。其它IC的閒置 端在不改變系統邏輯的狀況下接地或接電源
180	電路設計	對單片機使用電源監控及看門狗電路，如：IMP809，IMP706，IMP813， X25043，X25045等，可大幅度提升整個電路的抗干擾性能。
181	電路設計	在速度能知足要求的前提下，儘可能下降單片機的晶振和選用低速數字 電路
182	電路設計	若有可能，在PCB板的接口處加RC低通濾波器或EMI抑制元件（如磁珠、信號濾波器等），以消除鏈接線的干擾；可是要注意不要影響有用信號的傳輸
183	電路設計	時鐘輸出佈線時不要採用向多個部件直接串行地鏈接〔稱爲菊花式鏈接〕；而應該經緩存器分別向其它多個部件直接提供時鐘信號
184	電路設計	延伸薄膜鍵盤邊界使之超出金屬線12mm，或者用塑料切口來增長路徑長度。
185	電路設計	在靠近鏈接器的地方，要將鏈接器上的信號用一個L-C或者磁珠-電容濾波器接到鏈接器的機箱地上。
186	電路設計	在機箱地和電路公共地之間加入一個磁珠。
187	電路設計	電子設備內部的電源分配系統是遭受ESD電弧感性耦合的主要對象，電源分配系統防ESD措施：1將電源線和相應的迴路線緊密絞合在一塊兒；2在每一根電源線進入電子設備的地方放一個磁珠；3在每個電源管腳和緊靠電子設備機箱地之間放一個瞬流抑制器、金屬氧化壓敏電阻(MOV)或者1kV高頻電容；4最好在PCB上佈置專門的電源和地平面，或者緊密的電源和地柵格，並採用大量旁路和去耦電容。
188	電路設計	在接收端放置串聯的電阻和磁珠，對易被ESD擊中的電纜驅動器，也可在驅動端放置串聯的電阻或磁珠。
189	電路設計	在接收端放置瞬態保護器。1用短而粗的線(長度小於5倍寬度，最好小於3倍寬度)鏈接到機箱地。2從鏈接器出來的信號線和地線要直接接到瞬態保護器，而後才能接電路的其它部分。
190	電路設計	在鏈接器處或者離接收電路25mm(1.0英寸)的範圍內，放置濾波電容。1用短而粗的線鏈接到機箱地或者接收電路地(長度小於5倍寬度，最好小於3倍寬度)。2信號線和地線先鏈接到電容再鏈接到接收電路。
191	機殼	金屬機箱上，開口最大直徑≤λ/20，λ爲機內外最高頻電磁波的波長；非金屬機箱在電磁兼容設計上視同爲無防禦。
192	機殼	屏蔽體的接縫數最少；屏蔽體的接縫處，多接點彈簧壓頂接觸法具備較好的電連續性；通風孔D<3mm，這個孔徑能有效避免較大的電磁泄露或進入；屏蔽開口處（如通風口）用細銅網或其它適當的導電材料封堵；通風孔金屬網如須常常取下，可用螺釘或螺栓沿孔口四周固定，但螺釘間距<25mm以保持連續線接觸
193	機殼	f>1MHz，0.5mm厚的任何金屬板屏蔽體，都將場強減弱99%；當f>10MHz，0.1mm的銅皮屏蔽體將場強減弱99%以上；f>100MHz，絕緣體表面的鍍銅層或鍍銀層就是良好的屏蔽體。但需注意，對塑料外殼，內部噴覆金屬塗層時，國內的噴塗工藝不過關，塗層顆粒間連續導通效果不佳，導通阻抗較大，應重視其噴塗不過關的負面效果。
194	機殼	整機保護地鏈接處不塗絕緣漆，要保證與保護地電纜可靠的金屬接觸，避免僅僅依靠螺絲螺紋作接地鏈接的錯誤方式
195	機殼	創建完善的屏蔽結構，帶有接地的金屬屏蔽殼體可將放電電流釋放到地
196	機殼	創建一個擊穿電壓爲20kV的抗ESD環境；利用增長距離來保護的措施都是有效的。
197	機殼	電子設備與下列各項之間的路徑長度超過20mm，包括接縫、通風口和安裝孔在內任何用戶操做者可以接觸到的點，能夠接觸到的未接地金屬，如緊固件、開關、操縱桿和指示器。
198	機殼	在機箱內用聚脂薄膜帶來覆蓋接縫以及安裝孔，這樣延伸了接縫/過孔的邊緣，增長了路徑長度。
199	機殼	用金屬帽或者屏蔽塑料防塵蓋罩住未使用或者不多使用的鏈接器。
200	機殼	使用帶塑料軸的開關和操縱桿，或將塑料手柄/套子放在上面來增長路徑長度。避免使用帶金屬固定螺絲的手柄。
201	機殼	將LED和其它指示器裝在設備內孔裏，並用帶子或者蓋子將它們蓋起來，從而延伸孔的邊沿或者使用導管來增長路徑長度。
202	機殼	將散熱器靠近機箱接縫，通風口或者安裝孔的金屬部件上的邊和拐角要作成圓弧形狀。
203	機殼	塑料機箱中，靠近電子設備或者不接地的金屬緊固件不能突出在機箱中。
204	機殼	高支撐腳使設備遠離桌面或地面能夠解決桌面/地面或者水平耦合面的間接ESD耦合問題。
205	機殼	在薄膜鍵盤電路層周圍塗上粘合劑或密封劑。
206	機殼	機箱結合點和邊緣防禦準則：結合點和邊緣很關鍵，在機箱箱體接合處，要使用耐高壓硅樹脂或者墊圈實現密閉、防ESD、防水和防塵。
207	機殼	不接地機箱至少應該具備20kV的擊穿電壓(規則A1到A9)；而對接地機箱，電子設備至少要具有1500V擊穿電壓以防止二級電弧，而且要求路徑長度大於等於2.2mm。
208	機殼	機箱用如下屏蔽材料製做：金屬板；聚酯薄膜/銅或者聚酯薄膜/鋁壓板；具備焊接結點的熱成型金屬網；熱成型金屬化的纖維墊子(非編織)或者織物(編織)；銀、銅或者鎳塗層；鋅電弧噴塗；真空金屬處理；無電電鍍；塑料中加入導體填充材料；
209	機殼	屏蔽材料防電化學腐蝕準則：相互接觸的部件彼此之間的電勢 (EMF)<0.75V。若是在一個鹽性潮溼環境中，那麼彼此之間的電勢必須<0.25V。陽極(正極)部件的尺寸應該大於陰極(負極)部件。
210	機殼	用縫隙寬度5倍以上的屏蔽材料疊合在接縫處。
211	機殼	在屏蔽層與箱體之間每隔20mm(0.8英寸)的距離經過焊接、緊固件等方式實現電鏈接。
212	機殼	用墊圈實現縫隙的橋接，消除開槽而且在縫隙之間提供導電通路。
213	機殼	避免屏蔽材料中出現直拐角以及過大的彎角。
214	機殼	孔徑≤20mm以及槽的長度≤20mm。相同開口面積條件下，優先採起開孔而不是開槽。
215	機殼	若是可能，用幾個小的開口來代替一個大的開口，開口之間的間距儘可能大。
216	機殼	對接地設備，在鏈接器進入的地方將屏蔽層和機箱地鏈接在一塊兒；對未接地(雙重隔離)設備，將屏蔽材料同開關附近的電路公共地鏈接起來。
217	機殼	儘量讓電纜進入點靠近面板中心，而不是靠近邊緣或者拐角的位置。
218	機殼	在屏蔽裝置中排列的各個開槽與ESD電流流過的方向平行而不是垂直。
219	機殼	在安裝孔的位置使用帶金屬支架的金屬片來充當附加的接地點，或者用塑料支架來實現絕緣和隔離。
220	機殼	在塑料機箱上的控制面板和鍵盤位置處安裝局部屏蔽裝置來阻止ESD：
221	機殼	電源鏈接器和引向外部的鏈接器的位置，要鏈接到機箱地或者電路公共地。
222	機殼	在塑料中使用聚酯薄膜/銅或者聚酯薄膜/鋁壓板，或者使用導電塗層或導電填充物。
223	機殼	在鋁板上使用薄的導電鉻化鍍層或者鉻酸鹽塗層 ，但不能採用陽極電鍍。
224	機殼	在塑料中要使用導電填充材料。注意鑄型部件表面一般有樹脂材料，很難實現低電阻的鏈接。
225	機殼	在鋼材料上使用薄的導電鉻酸鹽塗層。
226	機殼	讓清潔整齊的金屬表面直接接觸而不要依靠螺釘來實現金屬部件的鏈接。
227	機殼	沿整個外圍用屏蔽塗層(銦錫氧化物、銦氧化物和錫氧化物等)將顯示器與機箱屏蔽裝置鏈接在一塊兒。
228	機殼	在操做者常接觸的位置處，要提供一個到地的抗靜電(弱導電)路徑，好比鍵盤上的空格鍵。
229	機殼	要讓操做員很難產生到金屬板邊緣或角的電弧放電。電弧放電到這些點會比電弧放電到金屬板中心致使更多間接ESD的影響。
230	其餘	顯示窗口的屏蔽防禦準則：1加裝屏蔽防禦窗；2對外電路部分與機內的電路鏈接經過濾波器件相連。
231	其餘	按鍵窗口防禦準則：
232	器件選型	電容器儘可能選擇貼片電容，引線電感小。
233	器件選型	穩定電源的供電旁路電容，選擇電解電容
234	器件選型	交流耦合及電荷存儲用電容器選擇聚四氟乙烯電容器或其它聚脂型(聚丙烯、聚苯乙烯等)電容器。
235	器件選型	高頻電路退耦用單片陶瓷電容器
236	器件選型	電容選擇的標準是： 儘量低的ESR電容； 儘量高的電容的諧振頻率值；
237	器件選型	鋁電解電容器應當避免在下述狀況下使用： a、高溫(溫度超過最高使用溫度) b、過流(電流超過額定紋波電流),施加紋波電流超過額定值後，會致使電容器體過熱，容量降低，壽命縮短。 c、過壓(電壓超過額定電壓),當電容器上所施加電壓高於額定工做電壓時，電容器的漏電流將上升，其電氧物性將在短時間內劣化直至損壞。 d、施加反向電壓或交流電壓，當值流鋁電解電容器按反極性接入電路時，電容器會致使電子線路短路，由此產生的電流會引致電容器損壞。若電路中有可能在負引線施加正極電壓，請選無極性產品。 e、使用於反覆屢次急劇充放電的電路中，當常規電容器被用做快速充電用途。其使用壽命可能會由於容量降低，溫度急劇上升等而縮減。
238	器件選型	只有在屏蔽機箱上纔有必要使用濾波鏈接器
239	器件選型	選用濾波器鏈接器時，除了要選用普通鏈接器時要考慮的因素外，還應考慮濾波器的截止頻率。當鏈接器中各芯線上傳輸的信號頻率不一樣時，要以頻率最高的信號爲基準來肯定截止頻率
240	器件選型	封裝儘量選擇表貼
241	器件選型	電阻選擇首選碳膜，其次金屬膜，因功率緣由需選線繞時，必定要考慮其電感效應
242	器件選型	電容選擇應注意鋁電解電容、鉭電解電容適用於低頻終端；陶製電容適合於中頻範圍（從KHz到MHz）；陶製和雲母電容適合於甚高頻和微波電路；儘可能選用低ESR（等效串聯電阻）電容
243	器件選型	旁路電容選擇電解電容，容值選10-470PF，主要取決於PCB板上的瞬態電流需求
244	器件選型	去耦電容應選擇陶瓷電容，容值選旁路電容的1/100或1/1000。取決於最快信號的上升時間和降低時間。好比100MHz取10nF，33MHz取4.7-100nF，選擇ESR值小於1歐姆 選擇NPO（鍶鈦酸鹽電介質）用做50MHz以上去耦，選擇Z5U（鋇鈦酸鹽）用做低頻去耦，最好是選擇相差兩個數量級的電容並聯去耦
245	器件選型	電感選用時，選擇閉環優於開環，開環時選擇繞軸式優於棒式或螺線管式。選擇鐵磁芯應用於低頻場合，選擇鐵氧體磁心應用於高頻場合
246	器件選型	鐵氧體磁珠 高頻衰減10dB
247	器件選型	鐵氧體夾 MHz頻率範圍的共模（CM）、差模（DM）衰減達10-20dB
248	器件選型	二極管選用： 肖特基二極管：用於快速瞬態信號和尖脈衝保護； 齊納二極管：用於ESD（靜電放電）保護；過電壓保護；低電容高數據率信號保護 瞬態電壓抑制二極管（TVS）：ESD激發瞬時高壓保護，瞬時尖脈衝消減 變阻二極管：ESD保護；高壓和高瞬態保護
249	器件選型	集成電路： 選用 CMOS器件尤爲是高速器件有動態功率要求，須要採起去耦措施以便知足其瞬時功率要求。 高頻環境中，引腳會造成電感，數值約爲1nH/1mm，引腳末端也會向後呈小電容效應，大約有4pF。表貼器件有利於EMI性能，寄生電感和電容值分別爲0.5nH和0.5pF。 放射狀引腳優於軸向平行引腳； TTL與CMOS混合電路由於開關保持時間不一樣，會產生時鐘、有用信號和電源的諧波，所以最好選擇同系列邏輯電路。 未使用的CMOS器件引腳，要經過串聯電阻接地或者接電源。
250	器件選型	濾波器的額定電流值取實際工做電流值的1.5倍。
251	器件選型	電源濾波器的選擇：依據理論計算或測試結果，電源濾波器應達到的插損值爲IL，實際選型時應選擇插損爲IL+20dB大小的電源濾波器。
252	器件選型	交流濾波器和支流濾波器在實際產品中不可替換使用，臨時性樣機中，能夠用交流濾波器臨時替代直流濾波器使用；但直流濾波器絕對不可用於交流場合，直流濾波器對地電容的濾波截止頻率較低，交流電流會在其上產生較大損耗。
253	器件選型	避免使用靜電敏感器件，選用器件的靜電敏感度通常不低於2000V，不然要仔細推敲、設計抗靜電的方法。在結構方面，要實現良好的地氣鏈接及採起必要的絕緣或屏蔽措施，提升整機的抗靜電能力
254	器件選型	帶屏蔽的雙絞線，信號電流在兩根內導線上流動，噪聲電流在屏蔽層裏流動，所以消除了公共阻抗的耦合，而任何干擾將同時感應到兩根導線上，使噪聲相消
255	器件選型	非屏蔽雙絞線抵禦靜電耦合的能力差些。但對防止磁場感應仍有很好做用。非屏蔽雙絞線的屏蔽效果與單位長度的導線扭絞次數成正比
256	器件選型	同軸電纜有較均勻的特性阻抗和較低的損耗，使從直流到甚高頻都有較好特性。
257	器件選型	凡是能不用高速邏輯電路的地方就不要用高速邏輯電路
258	器件選型	在選擇邏輯器件時，儘可能選上升時間比5ns長的器件，不要選比電路要求時序快的邏輯器件
259	系統	多個設備相連爲電氣系統時，爲消除地環路電源引發的干擾，採用隔離變壓器、中和變壓器、光電耦合器和差動放大器共模輸入等措施來隔離。
260	系統	識別干擾器件和干擾電路：在啓停或運行狀態下，電壓變化率dV/dt、電流變化率di/dt較大的器件或電路，爲干擾器件或干擾電路。
261	系統	在薄膜鍵盤電路和與其相對的鄰近電路之間放置一個接地的導電層。
262	線纜與接插件	PCB佈線與佈局隔離準則：強弱電流隔離、大小電壓隔離，高低頻率隔離、輸入輸出隔離、數字模擬隔離、輸入輸出隔離，分界標準爲相差一個數量級。隔離方法包括：屏蔽其中一個或所有獨立屏蔽、空間遠離、地線隔開。
263	線纜與接插件	無屏蔽的帶狀電纜。最佳接線方式是信號與地線相間，稍次的方法是一根地、兩根信號再一根地依次類推，或專用一塊接地平板
264	線纜與接插件	信號電纜屏蔽準則：1強幹擾信號傳輸使用雙絞線或專用外屏蔽雙絞線。2直流電源線應用屏蔽線；3交流電源線應用扭絞線；4全部進入屏蔽區的信號線/電源線均須通過濾波。5一切屏蔽線（套）兩端應與地有良好的接觸，只要不產生有害接地環路，全部電纜屏蔽套都應兩端接地，對很是長的電纜，則中間也應有接地點。6在靈敏的低電平電路中，以消除接地環路中可能產生的干擾，對每電路都應有各自隔離和屏蔽好接地線。
265	線纜與接插件	屏蔽線緊貼金屬底板準則：全部帶屏蔽層的電纜宜緊貼金屬板安放，防止磁場穿過金屬地板和屏蔽線外皮構成的迴路
266	線纜與接插件	印刷電路的插頭也要多安排一些零伏線做爲線間隔離
267	線纜與接插件	減少干擾和敏感電路的環路面積最好辦法是使用雙絞線和屏蔽線
268	線纜與接插件	雙絞線在低於100KHz下使用很是有效，高頻下因特性阻抗不均勻及由此形成的波形反射而受到限制