《Verilog數字系統設計教程》夏宇聞 第四版思考題答案

第10章 如何編寫和驗證簡單的純組合邏輯模塊 1.寫出8位加法器和8位乘法器的邏輯表達式，比較用超前進位邏輯和不用超前進位邏輯的延遲。 答： 用超前進位邏輯可以減少由於逐位進位信號的傳遞所造成的延時。 2.爲什麼用算術操作符表示的加法器和乘法器能通過綜合器轉變爲成邏輯電路？除了用算術操作符的表達式實現加法器和乘法器外，是否可以直接引用可配置的參數化實例來實現算術操作電路？ 答：因爲庫中已經存在着可

>>阅读原文<<