Altium Designer學習---如何進行SI仿真

Altium designer 如何進行SI仿真。

        一、仿真電路中須要至少一塊集成電路；    

        二、器件的IBIS模型；     

        三、在規則中必須設定電源網絡和地網絡；     

        四、創建SI規則約束；     

        五、層堆棧必須設置正確，電源平面必須連續；

    創建的文件必須是一個工程，並把相應的文件放在工程目錄下，創建原理圖設計，創建PCB設計。搭建相應的IBIS模型，設定電源和地的規則，創建SI規則約束，並將層堆棧設置正確，電源平面連續。

    對於SI仿真，能夠是原理圖仿真，能夠是PCB仿真，

    下面就實際操做一下如何利用Altium來實現對集成電路的SI仿真工做。首先要打開一塊單板，單板能夠是系統自帶的，也能夠是自行設計的。筆者打開一個自行設計的單板以下所示：

        （1）首先設置好層疊設置，選擇Impedance Calculation…，配置板材的相應參數，這裏選擇默認值，以下所示：

    當遇到個別原理圖元器件符號並未放置在PCB版圖設計，用戶能夠利用Altium Designer提供的器件關聯功能，即菜單Project -> Component Links命令；在PCB版圖設計SI分析中，未佈線的網絡將採用曼哈頓（Manhattan）長度算法計算引腳間的傳輸線長度。

    （2）設置信號的激勵，以下圖所示：

    （3）設置電源和地網絡

    （4）進入到仿真界面，tools ----signal integrity，以下圖所示：

    打開模型信號完整性配置界面後，有幾種狀態須要瞭解，如上圖所示。

點擊Analyze Design…，彈出下圖

        點擊Analyze Design…，出現以下圖所示：

    能夠選擇一個網絡，點擊右鍵---detail查看詳細的信息。

    下圖對一個信號進行反射和串擾分析

    反射分析

    好比選擇SD_CLK，點擊>按鈕，而後點擊右下方的reflection按鈕，進行反射分析，右側方框內部能夠對發生反射的信號進行阻抗匹配，包括串行，上拉電阻，下拉電阻，戴維南以及阻容和二極管匹配等，以下所示：

    對於信號如果會發生反射，能夠選擇串接電阻，在掃描步數能夠設置，這裏保持默認，以下圖所示：

        再次進行反射計算，以下圖所示，會列出以步數爲10的全部狀況，選擇合適的阻值，串接在PCB板上便可。

    串擾分析：

在SD_CLK信號上右鍵選擇Set Aggressor設置干擾源，以下圖所示，而後點擊crosstalk獲得下圖的串擾分析

    根據上述的結果能夠對可能會產生串擾的狀況進行從新佈局改進。理想的佈局結構以下圖所示：

    高速信號的佈線規則：

    3w原則

    這裏3W是線與線之間的距離保持3倍線寬。是爲了減小線間串擾，應保證線間距足夠大，若是線中心距很多於3倍線寬時，則可保持70%的線間電場不互相干擾，稱爲3W規則。如要達到98%的電場不互相干擾，可以使用10W規則。

    20H原則

    這裏的H指的介質厚度，H即電源和地之間的介質厚度。是指電源層相對地層內縮20H的距離，是爲抑制邊緣輻射效應。在板的邊緣會向外輻射電磁干擾。將電源層內縮，使得電場只在接地層的範圍內傳導。有效的提升了EMC。若內縮20H則能夠將70%的電場限制在接地邊沿內；內縮100H則能夠將98%的電場限制在內。

對高頻信號迴流的理解不能有一個思惟定勢，認爲迴流必須徹底存在於信號走線正下方的參考平面上。事實上，信號迴流的途徑是多方面的：參考平面，相鄰的走線，介質，甚至空氣均可能成爲它選擇的通道，究竟哪一個佔主要地位歸根結底看它們和信號走線的耦合程度，耦合最強的將爲信號提供最主要的迴流途徑。好比在多層PCB設計中，參考平面離信號層很近，耦合了絕大部分的電磁場，99％以上的信號能量將集中在最近的參考平面迴流，因爲信號和地迴流之間的環路面積很小，因此產生的EMI也很低。

避免信號線跨越地平面分割壕溝和接插件。板子的空餘地方，儘量大面積敷銅。並且要保持與地平面低阻抗良好鏈接。

參考資料：《altium designer信號完整性分析》

/****************************************************************

//===============================================================

上述內容若是有侵犯到您的權利，請及時與本做者聯繫,會在第一時間處理

聯繫方式：

Email    ：tiegen123@126.com

QQ     ：770811496

QQ交流羣：298095983（FPGA&硬件學習交流羣）

我的博客：http://www.raymontec.com/

其餘博客：http://www.cnblogs.com/raymon-tec

因爲做者水平有限，文中不免有疏漏或常識性錯誤，勞煩各位盡情指出。

歡迎你們一同討論技術，交流設計過程當中的經驗，共同進步，共同窗習。

//===============================================================

****************************************************************/