自己動手畫一個CPU——Logisim,下

實驗七:4路組相連cache設計 電路設計圖: 代碼測試結果: 實驗八:單週期MIPS CPU設計 代碼測試結果 實驗九:微程序地址轉移邏輯設計 電路設計圖: 代碼測試結果 實驗十:MIPS微程序CPU設計 實驗十一:硬佈線控制器狀態機設計 實驗十二:多週期MIPS硬佈線控制器CPU設計 需要電路Logisim代碼的小夥伴們可以私信我哦!
相關文章
相關標籤/搜索