雙端口SRAM中讀干擾問題

普通的存儲器器件爲單端口，也就是數據的輸入輸出只利用一個端口，設計了兩個輸入輸出端口的就是雙端口sram。雖然還具備擴展系列的4端口sram，但雙端口sram已經很是不錯了。雙端口sram常常應用於cpu與其周邊控制器等相似須要直接訪問存儲器或者須要隨機訪問緩衝器之類的器件之間進行通訊的狀況。

從存儲單元來看，雙端口SRAM只是在單端口SRAM的基礎上加上了兩個存取管（見圖1），但要實現兩個端口對存儲單元的獨立讀寫，還要對新增的端口複製一套單端口SRAM的讀寫外圍電路。然而這樣雖然加強了存儲器的讀寫能力，但倒是以下降存儲單元的穩定性爲代價的，具體表現爲雙端口SRAM的兩個端口進行同行存取時發生的讀寫干擾（Read/WriteDisturbance）問題；而且當兩個端口進行異步存取時，讀寫干擾會表現出必定的規律性；對讀寫干擾問題目前還沒有找到完美的解決方法，現有的各個方法都具備必定的側重方向。
 

 

圖1雙端口SRAM單元

 
讀干擾的原理分析
 
如圖2（a）所示，當雙端口SRAM的兩個端口對不一樣的行進行操做時，只有鏈接在WLAn-1和WLBn上的存取管纔會被打開，即一個雙端口SRAM存儲單元只有兩個存取管被打開，因此此時雙端口SRAM單元能夠像單端口SRAM單元同樣工做。可是若是兩個端口對同一行進行操做時，如圖2（b），因爲半選擇問題該行全部存儲單元的全部存取管都將被打開。當一個進行讀操做的存儲單元的全部存取管都被打開時，和單端口SRAM讀操做時存取管下降RSNM同理，該單元的RSNM將有更大幅度的降低，這稱爲讀干擾；此外，僞讀取操做對執行寫操做的存儲單元的數據寫入也會形成困難，這稱爲寫干擾。如今假設A端口在進行讀操做，B端口在進行寫操做，下面分別分析讀干擾。

 

圖2端口SRAM的兩種存取情形

 
讀干擾
 
圖3是圖2（b）中左邊進行讀操做的存儲單元的具體情形，能夠看到，B端口的寫操做使WLB爲高電平，此高電平對該單元產生了僞讀取操做。與單端口SRAM的讀取操做相比，下拉管N1將同時對BLA和BLB放電，這將致使兩個結果：第一，對BLA的放電電流減少，形成讀取時間增長；第二，D點電壓將會比單端口SRAM中讀取操做升高得更高，從而進一步下降RSNM，甚至直接使單元翻轉。對於後者能夠這樣簡單地分析：N3和N5同時打開後，兩者並聯，若將其當作總體，則存取管的寬度將增長一倍，其「電阻」減半，而N1的電阻不變，故在放電通路上D點的分壓變得更高；對於前者，雖然放電通路的電阻減少，N1的下拉電流增大，但其尚未增大到原來的兩倍（其寬度加倍電流纔會加倍），而N3和N5的電流相等，故N3分得的電流較之單端口SRAM將減少。

 

圖3雙端口SRAM單元中的讀干擾