FPGA串口收發

基於FPGA串口發送與接收 RS232協議的時序圖如下 在這裏可以看到，以低電平爲開始的起始位，高電平爲截止位，中間傳輸八位的數據。 傳輸的速率分爲9600bps，19200bps與38400bps等，例如9600bps，系統時鐘爲1M用{(1/9600)x10^8}/2再減1，就可以得到9600的波特率。 這裏只列出幾種，當系統復位時默認爲9600bps，因爲最爲常用。從時序圖上看，每一位數據發

>>阅读原文<<