Verilog 並行數據流轉換爲一種特殊串行數據流模塊的設計

模塊M0 `timescale 1ns/100ps `define clk_cyc    50 module sigdata(rst,data,sclk,ack); input        ack; output        rst; output    [3:0]    data; output        sclk; reg        rst; reg        sclk; re

>>阅读原文<<