如何減少FPGA工程編譯時間

FPGA的調試過程是一個迭代過程，會不斷的發現bug，然後編譯，再調試。調試過程中最耗時間的可能往往是編譯，即使是一個小的改動都需要對工程進行一次重編譯，所以如何減少工程編譯時間是提高工作效率的關鍵之一。 主要可以通過以下幾個方面減少編譯時間，電腦配置、文件引用、增量編譯和編譯策略。 1 電腦配置 電腦配置越好，編譯時間越短，這一點是毋庸置疑的。 另外需要注意的是，在編譯的時候儘量關閉其他佔用CP

>>阅读原文<<