基於FPGA的千兆以太網的實現（4）

FPGA發送圖片到PC機並用MATLAB顯示 項目簡述 UDP組包時序及實現 UDP組包時序 UDP組包代碼設計 校驗碼模塊的設計及實現 檢驗碼模塊時序圖的設計 檢驗碼模塊的代碼設計 CRC模塊的設計及代碼實現 整個項目工程代碼 實驗結果 總結 項目簡述 本次實驗咱們將利用咱們千兆網的第一個項目繼續學習，在千兆網接收的基礎上再加上千兆網發送模塊。爲了方便你們的學習，在前面咱們已經講解了UDP與IP

>>阅读原文<<