task和function語法的使用討論(Verilog，CPLD/FPGA)

轉自： http://www.cnblogs.com/hechengfei/p/4104253.html (原創)task和function語法的使用討論(Verilog，CPLD/FPGA) 1. Abstract   function和task語句的功能有很多的相似之處，在需要有多個相同的電路生成時，可以考慮使用它們來實現。因爲個人使用它們比較少，所以對它們沒有進行更深的瞭解，現在時間比較充裕

>>阅读原文<<