cadence allegro 17.2 design outline的使用問題

        17.2中使用designe outline 代替outline，放置電路板外觀，及Design Outline，這個和17.2之前的版本不一樣，不能使用畫線的方式添加Designe Outline，因爲畫線時在Board Geometry類中並未能找到Design Outline或Cutout子類。只能通過添加shape的方式添加。當使用outline時，會提示你推薦優先使用de

>>阅读原文<<