Cadence Allegro PCB如何取消走線記憶功能?

Cadence Allegro PCB如何取消走線記憶功能? 問題描述: 在設計過程中,有時可能會Options側邊欄中手動修改走線線寬,但Allegro PCB默認是會記憶走線線寬的,在連接一個新的網絡線時,軟件會默認使用連接上一個網絡所使用的線寬。例如,對電源網絡走線修改了線寬,然而對一些信號線進行佈線時就會默認使用的電源網絡的線寬,從而又需要手動修改線寬,這樣大大降低了設計效率。那麼如何取消
相關文章
相關標籤/搜索