FCT需求分析

1. 系統組成

系統從硬件角度看是由芯片。電源，時鐘，總線組成， 當中總線分爲控制總線和數據總線。

芯片是單個的硬件單元，可實現多種功能。有些功能有性能需求，在計算機系統中大部分功能都需要軟件配合。

電源和時鐘是芯片工做的基本輸入，應保證100%芯片的工做電源和時鐘的正確性。

總線是芯片和芯片的鏈接。用於控制和傳輸數據，傳輸數據的總線通常有性能要求。

2. 目標系統框圖

3. 系統分析

3.1 芯片

PCIE_ROOT

PLX8632

FPGA

PEB383

RTM_DSP

SDRAM

CPLD

FALC

LED

PLL

3.2 芯片電源時鐘

ICT確保

3.3 芯片總線

PCIE_ROOT: PCIE

PLX8632: PCIE

FPGA: PCIE

PEB383: PCIE, PCI

RTM_DSP: PCI, intr PIN, EMIF, McBSP

SDRAM: EMIF

CPLD: McBSP, intr PIN, RTC PIN, CLK PIN, PLL CONF PIN, LED PIN

LED: PIN

FALC: McBSP, CLK PIN, E1/T1

PLL: CLK PIN, CONF PIN, RTC PIN

3.4 芯片功能及性能

3.4.1  PCIE_ROOT

PCIE橋接功能及性能

PCIE_ROOT ---PCIE--- PLX8632     gen2,x 16: 80Gbps

          \--PCIE--- PEB383      gen1,x1: 2.5Gbps

3.4.2 PLX8632

PLX8632橋接功能及性能

PLX8632 ---PCIE--- PCIE_ROOT     gen2,x16: 80Gbps

        \--PCIE--- FPGA           gen2,x8: 40Gbps

3.4.3 FPGA

FPGA stream通訊功能及性能

FPGA ---PCIE--- PLX8632 ---PCIE--- PCIE_ROOT ---PCIE--- PEB383 ---PCI--- RTM_DSP ---EMIF--- SDRAM         

對於ISDN功能

E1: 64Kbps*32=2048Kbps=2Mbps

4 spans, 4*2Mbps=8Mbps

3.4.4 PEB383

PEB383橋接功能及性能

PEB383 ---PCIE--- PCIE_ROOT     gen1,x1: 2.5Gbps

       \--PCI--- RTM_DSP         66Mhz*32bits=2.112Gbps

3.4.5 RTM_DSP

3.4.5.1 PCI device

PEB383 ---PCI--- RTM_DSP     66Mhz*32bits=2.112Gbps

3.4.5.2 host

RTM_DSP ---McBsp--- CPLD     control

        |--McBsp--- FALC     E1/T1 data: 8Mbps

        |--EMIF--- SDRAM     133MBps

        \--PIN--- CPLD       RTC

3.4.6 CPLD

控制LED，配置PLL，提供FSYNC時鐘同一時候作RTC時鐘

CPLD ---McBSP--- RTM_DSP     control

     |--PIN--- PLL             control & CLK

     |--PIN--- FALC           CLK

     \--PIN--- LED             control

3.4.7 FALC

收發E1/T1數據（RTM_DSP --- DEVICE），從CPLD獲取E1/T1發送時鐘。提供網絡時鐘給PLL

FALC ---McBSP--- RTM_DSP     E1/T1 data: 8Mbps

     |--PIN--- PLL             CLK

     |--PIN--- CPLD           CLK

     \--E1/T1--- DEVICE      E1/T1 data: 8Mbps

3.4.8 LED

燈顯示

CPLD ---PIN--- LED          control

3.4.9 PLL

從FALC獲取網絡時鐘，CPLD配置PLL，提供FSYNC時鐘

PLL ---PIN--- FALC          CLK

    \--PIN--- CPLD          control & CLK

4. FCT需求

ICT測試電源和時鐘， FCT設計各類工做場景，檢測芯片狀態。應儘可能涵蓋功能及性能。

4.1  PCIE_ROOT橋接功能及性能

4.2  PLX8632橋接功能及性能

4.3  FPGA stream通訊功能及性能

4.4 PEB383的PCI總線訪問

4.5  PEB383橋接功能及性能

4.6 RTM_DSP的PCI總線訪問

4.7 RTM_DSP對CPLD控制

4.8 RTM_DSP對FALC控制

4.9 RTM_DSP對SDRAM讀寫功能及性能

4.10 RTM_DSP對RTC時鐘接收

4.11 CPLD對LED控制

4.12 CPLD對PLL配置

4.13 CPLD對PLL時鐘接收

4.14 CPLD對FALC時鐘輸出

4.15 FALC輸出時鐘到PLL

4.16 FALC同RTM_DSP和DEVICE的通訊功能及性能

5. FCT測試項目設計

5.1 PEB383 PCI枚舉

方法：PCI總線掃描到PEB383後讀取配置空間信息

涵蓋需求：4.1。 4.4

5.2 RTM_DSP PCI枚舉及配置空間驗證

方法：PCI總線掃描到RTM_DSP後讀取配置空間信息。並校驗bar size

涵蓋需求：4.1， 4.5， 4.6

5.3 RTM_DSP memory test

方法：X86端經過PCI總線讀寫RTM_DSP SDRAM，校驗讀寫速度

涵蓋需求：4.1， 4.5， 4.9

5.4 RTM CPLD firmware version check

方法：讀取CPLD firmware version並校驗

涵蓋需求：4.1。 4.5， 4.7

5.5 RTM FALC hardware version check

方法：讀取FALC hardware version並校驗

涵蓋需求：4.1。 4.5。 4.8

5.6 RTM LED test

方法：測試LED

涵蓋需求：4.1。 4.5， 4.11

5.7 RTM_DSP interrupt test

方法：

load RTM_DSP image

配置RTM_DSP timer0。每30秒產生一箇中斷經過PCI發送到X86端

X86端捕獲RTM_DSP PCI中斷並記錄中斷到達時間，校驗中斷間隔是不是30秒

數據圖：

涵蓋需求：4.1， 4.2， 4.3， 4.5。 4.7。 4.8， 4.9， 4.10， 4.12， 4.13

6. 侷限性

當中一些項目沒有被涵蓋到

4.14

4.15

4.16

需在call test中進行測試