DSP測試程序耗時的方法V1

1、利用TSCL和TSCH來計算時鐘週期         DSP開發過程當中常常須要測試程序耗時，經常使用的profiling和clock()方法通常在simulation下使用，真正到了板子上跑時，由於要考慮到數據和被測 code在板子上的存放位置和讀取時間，用這種方法測結果就不那麼可靠了。其實在c64x+ core上有兩個計數寄存器TSCL/TSCH，它們與CPU同頻，共同表示一個64-bit

>>阅读原文<<