中央處理器（指令執行）筆記

CPU結構如下圖所示，其中有一個累加寄存器AC，一個狀態條件寄存器和其他4個寄存器，各部分之間的連線表示數據通路，箭頭表示信息傳送方向。 標明圖中a,b,c,d這四個寄存器的名稱 a爲DR，b爲IR，c爲AR，d爲PC 因爲： d:d框旁邊有「+1」信號，可得d爲程序計數器PC[綠色圈圈] b：因爲b送入微操作信號發生器，故爲b爲指令寄存器IR c:因爲d->c，可得c爲地址寄存器AR[黃色箭頭]

>>阅读原文<<