DC之Multiple-Clocks-Asynchronous

跨時鐘域（異步時鐘）定義： CLKA,CLKB爲異步時鐘（無固定相位關係），在不同時鐘域間需進行同步處理。 無時鐘的組合邏輯輸出被時鐘採樣，如異步FLASH的Busy信號。 注：一般的同源時鐘分頻得到的不同時鐘，用create_generated_clock約束後，是有固定的相位關係的，此情況可不屬於異步時鐘的範疇，可由設計決定timing問題。例如：需要單時鐘讀取外部RAM的設計時，需要在端口上

>>阅读原文<<