天天進步一點點------Allegro PCB

           Allegro PCB             

 

1.如何在allegro中取消花焊盤(十字焊盤)

 

set up->design parameter ->
shape->edit global dynamic shape parameters->Thermal relief connects ->
Thru pins ,Smd pins -> full contact

 

2.allegro 中如何設置等長

 

setup -> constraints->electrical->net->routing->Min Max Propagation delays
選擇要等長的net->右擊->create->pin pair->選擇pin
修改 prop daly 的min 和max項

 

3.如何設置allegro的快捷鍵

 

修改文件 $inst_dir\share\pcb\text\env 或 $inst_dir\pcbevn\env
快捷鍵定義以下:
alias F12 zoom out
alias ~R angle 90 (旋轉90 度)
alias ~F mirror (激活鏡相命令)
alias ~Z next (執行下一步命令)
alias End redisplay(刷新屏幕)
alias Del Delete(激活刪除命令)
alias Home Zoom fit(全屏顯示)
alias Insert Define grid(設置柵格)
alias End redisplay
alias Pgdown zoom out
alias Pgup zoom in

alias F12 custom smooth
alias Pgup slide
alias Pgdown done
alias Home hilight
alias End dehilight
alias Insert add connect
alias Del Delete

 

4.如何在allegro中刪除有過孔或佈線的層時不影響其餘層

 

1.輸出specctra的dsn文件
allegro->file->export->router->demo.dsn->run
2.產生session文件
specctra(pcb router)->file->write->session->demo.ses->ok
3.刪除某一層中的佈線和過孔
delete(ctrl+D)->..
4.刪除allegro中的板層
setup->cross section->鼠標右鍵->delete
5.導入session文件
allegro->file->import->router->demo.ses->run

也可先將經過該層的過孔先替換成頂層焊盤,刪除該層之後再替換回來

 

5.如何在Allegro中同時旋轉多個零件

 

1.Edit->Move 在Options中Rotation的Point選User Pick 
2 再右鍵選Term Group 按住鼠標左鍵不放並拉一個框選中器件 多餘的可用Ctrl+鼠標左鍵點擊去掉.
3. 選好需總體旋轉的器件後 右鍵complete.
4. 提示你Pick orgion 鼠標左鍵選旋轉中心.
5 下面右鍵選rotate 便可旋轉了.

 

6.allegro 16.0 透明度設置

 

display->colour/visibility->display->OpenGL->Global transparency->transparent

 

7.allegro Drill hole size is equal or larger than smallest pad size.Pad will be drilled away.提示

 

Drill hole size is equal or larger than smallest pad size.Pad will be drilled away.
不用理睬這一提示

 

 

 

8.ALLEGRO 如何生成鑽孔文件

 

Manufacture -> NC -> Drill Customization->auto generate symbols
Manufacture -> NC -> Drill Legend
Manufacture -> NC ->NC parameters->enhanced excellon format->close
Manufacture -> NC -> NC Drill->auto tool select->optimize drill head travel

 

 

 

9.CAM350如何正確導入鑽帶文件

 

導進去後MACRO->PLAY->選擇(CAM350--SCRIPTS)PADS_DRILL->選擇鑽帶的REP文件
還沒測試過，rep文件從哪兒來的呢

 

 

 

10.allegro 如何設置route keepin,package keepin

 

1.setup->area->route keepin,package keepin ->畫框
2.edit ->z-copy->options->package keepin,route keepin->offset->50->點擊外框

 

 

 

11.allegro 中如何禁止顯示shape

 

徹底禁止的方法沒找到

setup->user preference editor->display->display_shapefill->輸入一個較大的數
shape在顯示時就不是那麼顯眼了

set-user preference editor-shape-no shape fill(v)

 

 

 

12.如何在allegro設置自定義元件庫路徑

 

在下面兩個位置添加自定義元件的路徑
Setup->User Preferences Editor->Design_paths->padpath
Setup->User Preferences Editor->Design_paths->psmpath

 

1.在allegro中如何修改線寬

 

在Allegro的Setup－>constraints裏的set standard values中可定義每一層走線的寬度，好比，能夠定義VCC和GND的線寬爲10 Mil。在鋪銅時注意shape－>parameters裏一些線寬的定義是否設置成DRC Value。

allegro 16.0:
setup ->constraints->constraint manager->
physical->physical constraint set->all layer->laye width min->4mil

 

 

 

2.allegro 的gloss功能

 

45度角轉換
rote -> gloss-> parameters-> line smoothing -> ok
gloss

圓弧轉換
rote -> gloss-> parameters->convert corner to arc-> ok
gloss
淚滴和T型走線
rote -> gloss-> parameters->pad and T connection fillet-> ok
gloss
局部gloss功能
rote -> gloss-> windows

 

 

 

3.在allegro中查找多於的線頭 cline

 

TOOLS -> REPORTS -> Dangling line Report

 

 

 

4.如何在allegro中使specttra用45度佈線

 

route->route Autormatic->Setup->enable Diagonal Ruoting

wireGride,安全間距
Via Gride,線寬

在specttra出錯時能夠用route->route Checks 檢查錯誤

 

 

 

5.如何在allegro中使specttra保護手工佈線

 

route->automatic router->sections-> all but select->選擇要保護的net

 

 

 

6.在Allegro中，在佈線完成以後如何改變疊層設置

 

選Setup-> Cross-section

若是要設置板層厚度, 先定義板層材料
setup->materials

 

 

 

7.allegro 如何設置佈線間距

 

setup -> constraints->set standard values->default value form
或者
setup -> constraints->set extended design rules->set values-> ...

16.0:
setup -> constraints->space->spacing->spacing constraint set->all layers->line->line to -> line->4mil

設置差分最小間距
edit->properties->(點擊net)->table of contents-> diffp_min_space

 

 

 

8.allegro 如何 敷銅(鋪銅),並去掉敷銅島

 

負片
setup —>Drawing Options, 在Thermal pads 和Filled Pads前面畫勾
Add shape 畫一個封閉區域
Edit —>Change Net （Name）指定網絡
shape Fill 敷銅完成
正片
Add shape 畫一個封閉區域選擇Crosshatch或Solid Fill
Edit —>Change Net （Name）指定網絡
Shape —>Parameters參數設置
Void —>Auto自動避讓
shape Fill 敷銅完成
注意：金屬化孔要事先作好flash symbol！
銅區的編輯（shape的修改）
Edit —> shape
Edit —> Vertex 或Edit —> Boundary來改變shape的外部形狀
shape —> Fill
---------------------------------------------------------------------------------------------------------
1、先設置鋪銅參數：
Shape->Global Dynamic Params...
一、Shape fill取缺省參數
二、Void controls:
Artwork format->Gerber 6x00
Create pin voids->in line (平滑pin與pin之間因敷銅產生的的尖角)
三、Clearance中輸入網絡間距：如25.00
四、Thermal relief connects中設定鋪銅和同名網絡的鏈接方式

2、Shape->Polygon/Rectangular/Circular，
而後在Options選擇要鋪銅的層（如Etch/Top），
Shape Fill 爲Dynamic copper
Assign net name 中指定鋪銅要鏈接的網絡（如GND），
3、鋪銅完畢後，若是要刪除死銅，
則：Shape->Delete Islands，
4、若是要挖掉部分鋪銅，
則：Shape->Manul void->...
-------------------------------------------------------------------------------------
敷銅 shape add rect->option->assign net name 
去掉敷銅島 isand_delete->option->delete all on layer

 

1.在allegro中怎樣移動元件的標識

 

edit-->move,右邊find面板只選text~~~

 

 

 

2.allegro 查找元件的方法

 

按 F5　而後在 Find 面板，Find by name 下面選 Symbol(or pin) ，接着再下面輸入元件名稱，按回車後，屏幕就會高亮這個元件

 

 

 

3.allegro 如何將元件元件到底層

 

edit---mirror,find欄選SYMBOL和TEXT

 

 

 

4.在Allegro中如何更改字體和大小（絲印，位號等）

 

配置字體:
allegro 15.2:
setup->text sizes
text blk:字體編號
photo width: 配置線寬
width,height:配置字體大小 
改變字體大小：edit->change，而後在右邊控制面板find tab裏只選text（只改變字體）
而後在右邊控制面板options tab裏line width添線的寬度和text block裏選字體的大小。
最後選你準備改變的TEXT。
框住要修改的全部TEXT能夠批量修改

allegro 16.0: setup->design->parameter->text->setup text size
text blk:字體編號
photo width: 配置線寬
width,height:配置字體大小 
改變字體大小：
edit->change，而後在右邊控制面板find tab裏只選text（只改變字體）
而後在右邊控制面板options tab裏line width添線的寬度和text block裏選字體的大小。
class->ref des->new sub class->silkscreen_top

最後選你準備改變的TEXT,框住要修改的全部TEXT能夠批量修改,
注意：
若是修改頂層絲印要先關掉底部絲印層,silkscreen_bottom和display_bottom

--------------------------------------------------------------------

在建封裝的時候能夠設定

 

 

 

5.如何allegro在中取消Package to Package Spacing的DRC檢測

 

setup -> constraint -> design constraints -> package to package ->off

 

 

 

6.fanout by pick 的用途

 

route－>fanout by pick 
給bga自動的 打via，
對某個器件進行fanout，通俗的說就是從pin拉出一小段表層或底層線，打個孔

 

 

 

7.No Placement Grid was found 的處理方法

 

edit -> z-copy -> option->package keepin層 -> offset =40
或者 Setup -> Area -> Package Keepin

ROUTING KEEPIN 通常內移40MIL,PACKAGE KEEPING 通常內移120MIL

 

 

 

8.在 PCB Editor 啓動 Specctra的方法

 

點擊 菜單 route ->route Editor 啓動

 

 

 

9.ERROR Unable to open property mapping file: devparam.txt. (收藏)

 

ERROR Unable to open property mapping file: devparam.txt. 

解決方法
PSpice->Edit Simulation Profile-> Configuration Files-> 
Library-> Library path->(\tools\pspice\library)

 

 1.請問我在導出shap時怎樣連它的網絡也一塊兒導出，好比我要導出一塊地銅，在我導入這個shap時它仍是地網絡？

 

 

 

 你在Subdrawing時候，勾選右面菜單中的 「preserve nets of shapes」

 

 Export and Import時候，都要勾選，記住！

 

2.

 

一塊之前畫的板，想加上倒角可是選outline,不能加倒角，information是 ,

 

請問怎樣解決

 

不過dimention裏有個chamfer,fillet彷佛能夠實現的.你要用add line 創建outline才能夠倒角,用add rect的就     不 可 以,至於爲何我也不知道.

 

3.

 

我想讓通孔鏈接表層和地層的銅皮,都定義爲地,怎設置能夠不顯示drc錯誤提示啊,請高手幫忙,呵呵,謝謝

 

有什麼DRC ? 正常打孔鏈接就好啦~~

 

看不見你的DRC的提示符號

 

你能夠按F5，選DRC，看DRC的詳細信息，並排出

 

通孔的drc,鏈接的銅皮的網絡要相同,不然要報錯DRC.

 

4.

 

我在BGA走線時： 線總走不到焊盤和過孔的中間。高手請指導一下是那沒有設置好的問題仍是？？？？

 

還有我怎麼能夠單獨設置電源和地線的寬度。急問中。

 

    1. 是由於你的格點過大的問題,  setup-->Grids 下面能夠設置* Z$ q: {, X8 [5 m. a$ ?, E, E0 j
           2. Edit --> Properties  點擊電源或者地  左邊框中選擇  Min_Line_Width  這是最簡單的辦法！  D6 Z3 [0 N8 w% u8 s4 n
& a7 S( b" N. q: s8 b3 n- B
           其餘麻煩的方法不細講！

 

5.

 

     出了一個怪異問題,,在一個PCB, 我進行敷銅，閉合以後，卻不是個充滿陰影的區域．;

 

     而是一個空白的筐筐，對它Ｆ５顯示的是,class:boundary  ,subclass:all  

 

     根本不是我操做以前options中選的class:etch

 

     subclass:top 1 不知道你們能不能明白個人意思,8 H; T7 H5 z+ ~

 

     哪位高手碰見過這種狀況,請和我交流一下,幫我解決.謝謝!

 

 

 

    肯定

 

           右邊選的是cls;etch ,

 

                             sub:top

 

           還有就是選靜態銅能夠覆,

 

           升級成動態就變成透明的框框,未填充的一個矩形,

 

           這個問題很難表述,並且很怪異,都不知道設置了什麼,

 

 

 

          有一種可能性，就是你top plane/etch沒有打開，可是打開了boundary了，呵呵

 

 

 

          還有一個可能。9 L9 Z3 v5 s- p* Y* c
& ]( \3 T: A.                                                      set up 裏面shape的填充模式選的是no shape fill

 

6.

 

          用Cadence  SPB 15.7 作單面板，不知如何去設置跳線焊盤，請教:

 

          至關於作雙面板的鑽孔，只是選擇npht，而且不在bot加入任何東西.出GERBER時，不出BOT的那張.

 

7.

 

Thermal Relief 的零件時，用ADD flash填好內外頸點ok無做用在命令欄出現 No match for subclass name - "etch/top"，我先在pad designer建好Padstack的，請問錯在哪裏？

 

 

 

建什麼樣的Thermal Relief ? 通常圓的那種, 哪裏須要建什麼pad嗎? 不須要吧, 就是add flash, 填幾個參數,就OK了啦~~...估計是還有個填內外徑差值的那個參數沒填或填錯了.

 

1.怎麼總體的看封裝?

 

File-- open..  彈出選擇窗口  窗口的右下角有兩個符號一個能夠預覽電路板（或封裝）的參數 另外一個能夠預覽電路板（或封裝）的框架.

 

2.如何作板子機構外框的問題?請問,在作板子板框的時候,導入的DXF圖檔中的板子外框沒有辦法用Z-COPY到OUTLINE,要如何才能將外框設置成徹底閉合呢?是否在DXF圖檔的時候就要加已設置,若是是又要如何設置呢?請高手指點?

 

針對不規則板邊作Outline是一個比較麻煩的問題，尤爲是在不閉合的狀況下！( z% c, u& v- ^9 l  H; i
1. 你能夠請機構工程師從新或者單獨出一份DXF ，僅僅要板的外框，並且必定要閉合的就能夠了！2 I# k* k2 }* ^7 ]4 t
2. 通常若是是不閉合的話，都不會差太多，也能夠本身手動鏈接一下，固然，若是不是拐彎角的地方，仍是比較好鏈接的！0 C- w5 U+ @+ |
以上兩項是把DXF整合成一個閉合的Line模式，以後就是要生成咱們的Outline了，用change命令，而且一次性的change到Outline層面與6mil線寬，如今也有不少人不用6mil線寬了！

 

謝謝管理員指點,可是在DXF檔上看線與線間是徹底接在一塊兒的,沒有哪邊是斷開的?* m. X3 j6 r. M9 S
而在導入的時候看上去也是閉合的,可是就是沒有辦法Z-COPY?

 

3.一個建庫的問題.

 

在建PCB庫的時候，點擊 ADD PIN 按鈕，出現PADSTACK。點擊PADSTACK右方的按鈕，卻彈不出焊盤列   表的對話框.

 

個人candence  版本爲15.7& ~)

 

在allegro librarian XL（PCB  librarian expert）產品下和Package Designer全部產品下都存在這個問題。

 

在我公司畫原理的人員機器上，存在這個問題，奇怪的是，建庫人員的機器上均可以正常使用.

 

應該是設置的問題。但就是不知道哪裏的問題，鬱悶中，還望有高手指教。

 

 

 

碰到過，據說是破解版的問題，但不肯定，你能夠找個正版來試驗下.

 

4. 輸出gerber文件的時候有問題.

 

準備輸出gerber file.  Manufacture->artwork  在彈出的artwork control form 窗口裏 avaliable form下， 只出現了Top 和 Bottom films其餘的想solder mask 等等都沒有。 這是怎麼回事？

 

你須要右鍵添加其餘層面.

 

5.關於建扳子的步驟和參數.

 

我想建一個板子，如今已有它的datesheet，可是我對須要提取的參數和畫板子的幾個邊界還不太清楚（outline,keepout什麼的），不太清楚須要畫哪幾個邊界，纔算能夠。謝謝，哪位高人給一下解答:

 

1.按照機構畫出outline

 

2.按照outline畫出Routeki

 

3..按照outline畫出package Ki

 

輪廓？您是指outline與機構？仍是指 他們三個？

 

outline與機構應該是徹底重合的.他們三個是重合的，RoutKi 距離outline 40mil.

 

                                                                                  PackageKi距離outline 160mil

 

以上數據針對主板來講的！

 

那對於不一樣的板卡，我以什麼爲依據來肯定它們的之間的距離呢（outline,routki ,packageki）；

 

還有，您說的機構，通俗的講就是它的外觀吧，或者外形，長什麼樣吧

 

那只是通常的理論方法和步驟，有時不太適用

 

通常工程上拿到的都是不規則板形加定位孔。

 

我一般的步驟是先將一些重要的外形和定位尺寸用file ->Import ->DXF,; O0 R5 ;

 

指定導入路徑，新建一輔助層。劃PCB外框時只要z-copy,或手動描劃一遍就行了。

 

如何將不規則板形描繪比較快呢?若是知道怎麼將外形弄成閉合的,就能夠直接用z-copy了./ T( C" g. I: ]7 Q9 C3 C9 l
請指點?

 

1.Gerber光繪文件輸出時出錯，怎麼解決?

 

我作完一個PC的板子，在光繪輸出時彈出錯誤提示窗口，請哪位大俠幫忙一下！, T2 R$ z( X  p4 R
+ }& _# y: }. ~5 k" T5 T+ j! X# o
錯誤代碼爲「Database has errors: artwork generation canceled. please run dbdoctor」

 

就是運行DBDOCTOR後，會跳出文本筐把錯誤詳細列出，而後就更具錯誤提示，一個一個的解決掉就OK了.

 

2.在alleger_setup_user preferences editor  裏的設定謝謝.不知道有麼有高手.

 

1.

 

 Autosave：

 

 咱們在方框中打勾後系統纔會幫助咱們自動存檔.

 

 Autosave_dbcheck：

 

咱們在方框中打勾後系統會幫咱們在自動存檔前作一下datebase的檢查.

 

(這會使autosave花不少時間，建議不勾選.)

 

 ~Autosave_name：

 

咱們能夠在這輸入autosave 的文件名，若是不輸入系統默認的文件名是

 

 Autosave.

 

Autosave_time：3 

 

在這裏能夠輸入咱們須要的autosave的時間間隔.

 

 (默認值是30minutes，咱們能夠在10~300minutes 之間設定所需的時間間隔.)

 

Av_endcapstyle：

 

W在進行autovoid 是把走線拐角處挖開的形狀設定。

 

它有三中選擇：

 

  round： 是把它挖成圓弧狀

 

  square：是把它挖成方形的

 

  octagon：是把它挖成八角形的

 

它的默認值是：在小於,等於30mil 時會挖成square,

 

在大於30mil 時會挖成octagon

 

  DAv_inline：

 

首先要在shape parameters 的form中選了create pin voids /In_Line 時.在這

 

裏輸入的數值n，是把在n的範圍內的pin or via挖在一塊兒.系統的默認值是100,

 

Av_thermal_extend：:

 

在這裏能夠輸入thermal relief在autovoid 時於正片鏈接的長度。（連線和銅箔

 

的鏈接長度不用full contact時）

 

 ~圖解

 

Pad_drcplus：

 

在這裏能夠加一個參數，在進行autovoid 時系統會把這裏的一個參數加你在

 

 oedit shape裏設定的參數，獲得完成後的一個總的間隔數。

 

Browser

 

在這裏是設定瀏覽器的參數。

 

 

 

3.新手請教:

 

1.從package  symbols中調出的元件J*,如何去掉虛線部分(作封裝時能夠關掉solder   mask-top等項,就沒了),這裏書上說在命令窗口輸入replay  my_fav_colors按ENTER關掉,但關不掉,???.

 

2.添加機械符號,選outline窗口裏面沒東西;添加格式符號,選asiaev   bsize 均沒有東西,不知是否license問題(我裝的15.7,已破解)??/

 

3.原點問題,固然也是大多數都很頭痛的問題,隨便畫一個外框,怎麼設置原點,作封裝的時候怎麼設置原點,什麼方法最簡單,輸入X 0 0,座標總是不見了??

 

4.怎樣直接調用allegro的封裝庫,除placement/package symbols外的其餘方法(我沒裝庫文件)

 

5.感受這個軟件設置原點、作封裝很麻煩，那個能夠建議cadence公司改進．

 

 

 

1.  2.  沒有讀懂

 

3. DIP元件通常情況設置第一pin為元點，通常SMT元件設置零件的中心為元點

 

4.若是你有零件庫的話，還能夠在Place\quickplace 下.

 

 

 

1.就是說如何關掉元件虛線部分

 

2.添加機械符號,添加格式符號不能用:

 

3. DIP元件通常情況設置第一pin為元點，通常SMT元件設置零件的中心為元點,這個我知道,關鍵問題是原點怎麼設置,輸入X 0 0總是不見了8 i  y)

 

4.ok !

 

 

 

典型的小菜鳥

 

第一：你沒有錄製my_fav_colors這個腳本，再怎麼按enter也不會起做用阿，呵呵)

 

不過你說的什麼虛線我沒看懂

 

另外添加Allegro自帶的格式符號也不能用嗎？　會不會是板子size設置過小了呢，試着去setup/drawing size裏改一改呢，原點也是在這裏設置的啊

 

 

 

1.說了是菜鳥撒,才學幾天,錄製my_fav_colors這個腳本?怎麼錄製?我沒有安裝cd4庫文件的緣由嗎?我裝上佔10G.虛線就多餘的啊,咱們要去掉的部分.

 

' s. N6 v2 S2 ]2.添加Allegro自帶的格式符號也不能用,是板子size設置過小,是根本就出不來.添加機械符號同樣出不來.原點只能設置在靠左或者中心,那麼手工創建電路板原點怎麼設置呢?,

 

3.利用嚮導作封裝時,選擇display下的color/visibility命令,關掉那些項才能獲得咱們想要的,另外原點直接選擇pin1就能夠了嗎?不須要從新設置,選擇焊盤時,用自帶的PAD庫,仍是非要本身先作好焊盤,自帶的PAD庫窗口看不到,沒法測量尺寸,怎麼用?謝謝!

 

 

 

1. 錄制文件在個人教程中應該有！可是你的問題關鍵在於你知道要錄制什麼內容嗎？你在看看書， my_fav_colors這個是錄制哪方面的？ 好象自帶的沒有！

 

 2. 你所說的機械符號和格式符號，我沒弄懂

 

 3.我們在作零件的時候color/visibility我們都是全打開的，沒必要關閉什麼

 

 我們都是本身作零件庫的，沒有用過自帶的零件庫！ 也沒必要測量尺寸吧？

 

1.ok，ths！

 

2.ok，ths！,

 

3.那要作多少庫啊，爲何都不用自帶的庫呢？就算不裝cd

 

４自帶的零件庫和pad也不少啊，但沒法測量，不知道怎麼用？

 

LZ的意思我懂了，原件封裝調出來時有一層shape，就是原件所佔的位置，LZ想去掉這層shape吧？？？

 

1.在net_spacing type裏設置了net 的rule爲(20/20),這兩個20分別表明了什麼意思?

 

通常情況這個僅僅是給人以參考！表明是 20mil 的線寬和 20mil間距~~.

 

2.兩個via是同樣的，而後都是跟shape相連的，可是爲何顯示效果不同呢？一箇中間有孔，一箇中間沒孔，很奇怪，我兩個都是打開display plated hole的啊！

 

我看到你這個都是有孔的吧，只是被銅覆蓋而已，您是想表達這個意思麼.若是是的話，

 

1 你能夠看下你的銅是否爲靜態銅

 

2 銅是否有變爲smooth

 

請先檢查

 

是由於銅的性質不一樣。

 

也有可能就是allegro的顯示問題，多放大縮小刷新一下，就同樣了

 

若是你鋪的是動態銅的話，看下面的那個SHAPE NET是否是被HILIGHT了？

 

 

 

3.請問怎麼設置過孔？默認的過孔是多大？怎麼設置內徑和外徑啊？另外怎麼編輯網絡和隱藏網絡？急！！！

 

設置過孔能夠在setup => Constraints... => Physical...--> Set values....

 

默認的過孔也是能夠設定的

 

設置內徑和外徑是建焊盤時設定的

 

 顯示網絡Display => Show  Rats =>.....

 

隱藏網絡Display => Blank  Rats =>.....

 

 

 

4.bus線如何copy？？

 

我想把連線和via一塊兒向右copy，以PIN對齊，但是都是以格點對齊的，要怎麼設呢？？謝謝了。!

 

有些簡單的命令不知道你會不會用啦，

 

1. 先設置格點，變成0.01

 

2. 移動 Line and via    用   ix命令平移

 

3  OK

 

1.有哪位知道如何刪除鋪銅和挖空鋪銅嗎？

 

刪除用DEL， 挖空用VOID ，就是這麼簡單.

 

選中銅箔，按F8鍵就能夠刪除了! @& g" ^; x1 V- b: O
若挖空銅箔則先選銅箔，再按菜單欄中的挖銅小圖標就可.

 

2.怎樣保持一致的圖形呢?

 

我畫了元件，首先畫了它的assembly_top層的外形，我怎樣把它複製到place_bound層，即畫boundary的時候用和assembly_top同樣的外形罷工 .

 

注：assembly_top 的外形不在珊格，每次畫boundary時候，老是自動連到柵格上，因此它們的外形總不能一致，怎樣保持它們的一致呢 .謝謝解答！

 

 複製：先copy 出同樣的assembly_top，再用change，將assembly_top改爲place_bound

 

        注意！！place_bound最好是一個實心的shape屬性，而 assembly_top   通常是空心的line，因此，若是按你的想法用複製的話，獲得的place_bound是個空心的line0

 

最佳作法是畫好assembly_top後，用z-copy 指令，生成place_bound, 不在柵格的解決 : 請檢查你的柵格設定，將你的值定小點，就能畫出符合元件實際大小的外框.

 

3.

 

a.創建brd文件，在上邊畫某板子outline，keepin ,routin等，以後導入元器件，佈局，佈線。

 

b.把某板子畫成mechaical smybol，創建brd文件，在其中導入某板子的mechaical smybol文件，以後導入元器件，佈局，佈線.

 

這兩種方法是否都對？

 

它們有無本質區別?

 

比較經常使用的是哪一種?

 

 

 

實你應該是用兩種方法綜合來作

 

1.請ME機構工程師作好機構DXF，也就是你說的用AutoCAD 作mechaical

 

2.導入DXF後，畫outline Package ki   Route ki

 

3.net in

 

4.Placement

 

5.Route

 

6.check

 

7.Gerber out

 

這些僅僅是簡單的敘述，實際上要比這個複雜的多，不過大概流程是這樣的

 

固然，一些小板有時候就不用DXF的，本身按照PDF畫outline也能夠的~ 都要掌握啊，哈

 

 

 

4.請教一個關於標註的問題，爲何ALLEGRO 裏面設置的單位是mil ，標註出來的倒是英寸。要在哪裏修改呢，還有怎麼標註任意兩點的距離呢？

 

哪位高手幫忙下，謝謝！

 

demention text裏要同步改一下才能夠的.

 

5.怎樣布地平面到原件下面?

 

如圖所示， 上排4個管腳, 下排4個管腳, 左邊從上數第二個管腳是接地，我想讓地平面延伸到器件下面， 幫助散熱，怎麼纔可以作到？

 

這個應該不難吧，你把中間那個大的ＰＡＤ在線路里也設置成ＧＮＤ，而後有了ＧＮＤ的屬性，這樣你再鋪設ＧＮＤ就能夠一直鋪到中間那個ＰＡＤ那裏了啊

 

6.shape 怎樣自動避讓走線

 

版圖上走線已經布好， 如今想在某一區域鋪設正方形銅板，

 

如今銅板鋪上之後就和此處原有的佈線融合在一塊兒了， 有沒有什麼辦法， 能讓鋪設的銅板自動在走線通過的地方空出一條通道？

 

估計你鋪的是靜態銅，改鋪動態銅就能夠了。

 

搞定了！ 沒想到 ， 折騰我兩天， 剛纔忽然搞定

 

shape-> global dynamic shape parameters->clearance

 

設置相應的參數

 

shape 自動避讓走線，shape是什麼意思呀，在焊盤裏是任意形狀，這裏又是什麼亞？

 

設置shape->global dynamic shape parameters -> clearance   

 

怎麼設置參數呢， 多謝

 

shape 自動避讓走線，shape是什麼意思呀，在焊盤裏是任意形狀，這裏又是什麼亞？, % C$ Z6 H5 W+ `: \2 i
設置shape->global dynamic shape parameters -> clearance   6 g- ]+ O/ r  e. i, }! m
怎麼設置參數呢， 多謝

 

shape就是銅箔，用於大電流導電散熱；防止壓板變形，電鍍時影響邊緣cline質量等問題時使用  

 

shape->global dynamic shape parameters -> clearance

 

裏面默認都爲0，這時挖開的大小是調用setup constraint裏的值

 

shape->global dynamic shape parameters -> clearance-〉over size 裏的值是在上面值的基礎上增長或減小的值

 

1.怎樣設置走線的形狀?

 

點擊  route->connect 之後， allegro會在版上開始手工佈線， 但缺省的線的形狀是在起點和終點是圓弧形， 怎樣修改這個設置，變成在起點終點走線的形狀是平的?

 

檢查Line Lock是否爲Line.通常是line 和arc之間選擇.當你走線的時候，你右邊的對話框options中有line和arc兩種狀態，應該在這二者之間切換.route->connect在菜單欄, F9 q( n' W' v' q,在line lock 裏面選line 角度設45或90度就是直線了.

 

2.建立一個庫元件時，搞錯了，如何再打開修改？建元件庫時，搞錯了層，不知道怎麼打開再修改？

 

      你是指建layout footprint 嗎？ 那打開.dra文件從新編輯啊.

 

3.請教個問題 我如今有個原理圖和PCB如何能夠實現交互????

 

      使得原理圖PCB保持一直(capture&allegro),你指的是把board file的器件rename,而後再回傳給capture嗎？若是是這樣的話，在logic---Auto rename refdes--rename能夠實現，將rename.log編輯成rename.swp文件，而後在capture裏進行back anotate就基本實現了.

 

4.create device命令有什麼用?

 

      創建零件以後，經過此命令創建 device file   ,      是footprint 的.txt 文件.沒有device flie 好像不行吧？我記得有一次我導netlist， 後來就提示我出錯，說找不到device .

 

5.別人畫的一個圖讓我給作PCB，生成網絡表找不到原理圖庫的路徑，我要生成一個庫，有人知道CIS電路圖能夠生成庫嗎？怎麼操做，請教各位同行！！！  謝謝！

 

      有線路圖就有庫啊？design cache裏的就是啊，你若是須要保存下來，就從新建個庫，再拉進去.在管理面板裏面有庫.

 

6.圓型鑽孔爲何板子出來是長圓型呢?看了別人的設計，通常的那種三隻腳的DC Jack，它的腳都是橢圓型的（長圓型），可是在pad designer裏面看到的drill是圓型的，爲何板子出來那個孔確不是圓型的，而是長圓型，請問人家是怎麼設置的呢?

 

       其實這個跟Allegro有點關係，Allegro15.2之前的版本是不容許有橢圓孔的，因此你們在製做的時候都作成圓形的，那麼若是要怎麼變成橢圓呢？就是把多個圓孔迭加起來，強制的變成橢圓孔！因此在Allegro中看到的是圓孔而洗板出來就是橢圓的!

 

       不是很懂，但是在pad designer裏看到的那個長圓型pad 也就只有一個圓型鑽孔啊，沒有你說的多個孔疊加啊

 

        請問，你在pad designer裏看，有沒有slot size這個值？, q8 b' O, D0 |, C
若是沒有，多是由於你的allegro版本在15.2一下，因此別人設計的橢圓孔在你這裏顯示爲一個圓孔.

 

       個人是15。5的哦，在pad designer裏顯示的就是circle hole啊，沒有什麼slot size啊，我卻是理解爲是否是它的版本低，好比他14.2能作出橢圓孔嗎？若是作的出，我這裏會不會就顯示爲一個圓呢？我很懷疑是這樣的。

 

       slot size是設置橢圓孔的參數，若是你的版本沒有這個參數，應該就是不支持生成橢圓孔。# S8 X- k7 e5 L0 c, i! j- n8 q
14.2的橢圓孔是由相同的幾個圓孔疊加而成，在BRD中看是一組圓孔疊加，在pad designer 裏由於只能看單個的孔，就是一個circle hole

 

       其實應該就是版本問題形成的, 14.2的版本你能夠出個圓孔,可是在drill圖裏必須把孔改爲你實際想要的形狀和大小,就OK啦,反正如今高版本的均可以直接作長圓孔了啊

 

7.有人能夠告訴我allegro和capture怎麼生成封裝庫?請高手指點! _很緊急!有人能夠告訴我allegro和capture怎麼生成封裝庫?我用的是cadence allegro 15.7,別人給了我一個原理圖和PCB讓我修改,但是沒有原理圖庫和PCB庫,我就沒有辦法二者之間交互,能夠像99那樣產生庫嗎???? 請高手指點!  謝謝!

 

      導出Allegro PCB元件封裝

 

8.請教一個關於Gerber的問題.

 

allegro 導出來的 * .art 文件在 CAM350軟件裏面打開，會變成三個.art文件（好比 TOP.art  在CAM350裏面打開會變成三個TOP.art 。分別顯示shape和PIN, VIA, ETCH和shape被不一樣網絡via 避開的voids）。請問這是爲何，是否是我在「Artwork Control form」裏面設置有錯誤。仍是其它緣由？

 

沒有問題的，由於你出的是274X模式的，這個並沒有大礙，不少板廠都有收到過這樣的相似問題，他們會處理的，並不會有問題！

 

本身合併一下就能夠了啊，274X是會出現這樣的碎片狀況的，呵呵

 

其實274x格式，在layout方面用CAM檢查時是頗有利的.

 

9.ALLEGRO中EDIT裏的GROUPS這項功能如何用/?

 

      ALLEGRO中EDIT裏的GROUPS這項功能如何用，在什麼狀況下它有用，比如MOVE，HILIGHT零件或線等

 

      創建一個group，以後使用Move等命令時候就能夠直接對group進行操做哦，具體作法：輸入一個名字，敲肯定，提示你是否要建group，接下來相信你就豁然開朗了，呵呵

 

1.請教頂層或底層的電源如何鏈接內層Plane?對於四層板（頂層和底層走線），中間兩層是GND和POWER，請問頂層和底層的GND NET和POWER NET如何經過VIA鏈接到內層？如何操做？ 很是感謝。

 

          你內層只要鋪銅的屬性設置爲GND 或者 POWER，表層VIA就能夠和內層鏈接上.

 

          我是這樣生成Plane的， Shape-> Rectangular, Options->Class->Conductor->L2，Assign Net一項選擇Vss。畫一個形狀在頂層VSS Pin對應位置。 可是，真的不行喔，VIA沒辦法連過去喔？ 難道鋪銅方法不正確嗎？

 

第一張圖：

 

在Allegro PCB Designer下， Cross Section下已經將L2定義爲「Negative Plane」，名字是GND。Shape一個形狀如圖，而且分配了Net是VSS。（注：頂層的PAD是BGA的一個PAD，VSS，鼠線已去掉）。

 

第二張圖：隨後導入Allegro PCB Router，奇怪的是這個PAD的鼠線又出現了！先無論它， 點選Edit Route，右擊鼠標選「Add via」，可是到GND的未灰色，不能選！（表示沒法和GND PLANE鏈接）

 

2.怎麼鋪設Plane層？鋪好後怎麼修改？

 

鋪銅這一步驟必定要在Allegro中進行，Add－>shapes－>Solid Fill，同時注意在Control工具欄中Active Class選Etch，Subclass選所要鋪設的Plane層，如VCC或者GND。而後便可畫外框，注意離outline有20 Mil左右的間距。Done以後會進入鋪銅的操做界面，選Edit－>Change net（by name）給Plane層命名。在shape—>parameters肯定是否使用了Anti Pad和Thermal relief，接着選Void－>Auto，軟件會自動檢測Thermal relief，完成以後會有log彙報，若是沒有任何錯誤既可鋪設shape，shape－>Fill 。若是鋪好以後又有過孔的改動，須要從新鋪銅，則應選Edit－>shape，點在shape上，而後右擊鼠標選done，這樣就會自動將鏈接在shape上的Thermal relief刪除，不能硬刪鋪銅的shape層，不然那些Thermal relief將遺留在Plane層上。

 

3.關於盲埋孔的問題。想知道關於盲埋孔設計上的一些要求，貌似根據加工時層壓的工藝要求，不能隨便從哪層打孔到哪層的。

 

設計要求最好先跟你的板廠聯繫，要根據他們的製成能力來看

 

至於幾層板對應能使用的盲埋孔，要根據板廠壓合的工藝設計

 

例如一塊8層板1-2 3-4 5-6 7-8(這裏是4塊2層板)有好幾種加工法

 

最簡單最常見的是首先把這4塊兩層板打孔(也就是盲埋孔),分別就有1-2 7-8這樣兩種盲孔和 3-4 5-6 這樣兩種埋孔,而後把這4塊兩層板一塊兒壓合再打孔,也就有1-8的通孔了,這樣只壓合一次,生產簡單,成本比較底.

 

若是用3個core作8層板，就是1 2-3 4-5 6-7 8，有1 8兩種盲孔，2-3 4-5 6-7的埋孔，還有徹底壓合後的1-8 的通孔，這樣也是一次壓合就好:

 

也能夠作得更復雜，不一次壓合1-8 ，而是分開壓。壓好幾層，再鑽，再壓，再鑽

 

可是這樣的不良率會大增，廠家通常不會接受

 

咱們公司通常6層板是用1-2,2-5和5－6的過孔，8層板是用1－2，2－7和7－8的過孔，好像這些已經知足了，並且板廠也說這樣的孔好做一些的，價格也不貴

 

手機板通常用到1-2，2-5，5-6的6層盲埋孔設計，1-2，2-7，7-8的8層設計

 

4.生成Gerber file要哪些文件？如何產生？

 

在PCB 佈線完成之後，所作的最後一項工做就是產生生產廠家所須要的光繪文件，具體步驟在Allegro工具下完成。在Manufacture 菜單下點擊Artwork 選項， 則出現一個artwork control form窗口。所提供的光繪文件除了包括已產生的TOP, GND, S1, S2, VCC, BOTTOM6層,還應包括silkscreen_top, silkscreen_botom, soldermask_top, soldermask_bottom, pastemask_top, pastemask_bottom, drill drawing file, 及drill hole。咱們以製做Silkscreen的top層爲例。

 

1） 在Allegro窗口中，點擊color 圖標，在產生的窗口中，global visibility 選擇

 

all invisibility， 關掉全部的顯示.

 

2）  在group 選擇Geometry. 而後選中全部的subclass(Board_Geometry , package

 

Geometry)下的silkscreen_top 。

 

3） 一樣在Group/ manufacture 中選擇Autosilk_top 。 在Group/components ，subclass  REF DES 中選擇 silkscreen。

 

4）  選擇OK按鈕 ，則在Allegro窗口中出現 silkscreen_top層 。

 

在artwork control form 窗口，右鍵點擊Bottom ，在下拉菜單中選擇add ,   則在出現的窗口中輸入：silkscreen_top, 點擊O.K ， 則在avilibity films 中出現了新加的silkscreen_top。

 

    注意：在FILM opition選中Use Aperure Rotation, 在Underined line width 中填寫5（或10） ，來定義尚未線寬尺寸的線的寬度。

 

按照上面的步驟，產生silkscreen_bottom層。soldermask_top和 soldermask_bottom 層分別在：  Gemoetry 組和  Stackup 組（選擇PIN 和VIA子集）；Pastemask_top 和Pastemask_bottom 分別在Stackup組（選擇PIN 和VIA子集）；DrillDraw 包括Group組/Board Geometry中的outline、Dimension 和Manufacturing 中的 Ncdrill_Legend。這樣，按照上面的步驟，分別添加上述各層。而後在  Artwork control form 窗口中 ，點擊Select All   選中全部層 ， 再點擊 Apertures….按鈕， 出現一新的窗口EditAperture Wheels, 點擊EDIT， 在新出現的窗口中點擊AUTO>按鈕，選擇with rotation，則自動產生一些Aperture文件。而後點擊O.K。在 Artwork control form 中點擊 Creatartwork , 則產生了13個art文件。 回到 Allegro 窗口， 在 Manufacture  菜單下點擊NC 選項中的Drill tape 菜單 ，產生一個*.tap 文件。到此，就產生了全部的14個光繪文件。

 

5.如何優化佈線並且不改變佈線的整體形狀？

 

佈線完成以後，須要對其進行優化，通常採用系統自動優化，主要是將直角變爲45度，以及線條的光滑性。Route－>gloss－>parameters，在出現的列表中，選Line smoothing，進行Gloss便可，但有時佈線中爲了保證走線距離相等，故意走成一些彎曲的線，優化時，點擊Line Smoothing左邊的方塊，只選擇convert 90’s to 45’s ，把其餘的勾都去掉，這樣進行優化時就不會將設計者故意彎曲的走線拉直或變形.

 

6.cadence畫圖時怎麼能把元件挨着放呢，我一放中間就會有間隔?怎麼能把元件挨着放呢，我一放中間就會有間隔，謝謝.

 

這個是由於你的 "格點"設置太大的緣故！ 更改格點：

 

setup-->Grids

 

把裏面的Non etch    All etch    中的Spacing x y 都改爲0.01

 

offset 不用管

 

7.allegro 設置問題,指望高手幫忙解答!

 

1>請問 BGA 要批量打VIA 應如何設置?

 

2>請問 靜態銅如何變成動態銅?

 

3 請問 保存別人圖裏的元件能否有選擇地保存某一個?要如何設置?

 

請問 當打開一份鋪好銅的圖時,若是不把銅刪掉會致使機子很慢且還看花眼睛,這時必定要把銅刪掉或關掉嗎?能夠優化嗎?

 

請問 盲埋孔要如何設置

 

6>請問 選擇元件或線,變換單位,拉線的時候使那跟線暫停但不會退出拉線命令 這些有沒有快捷鍵?

 

7>請問 畫限制區應如何設置?

 

8>請問 自動佈線好用嗎?由於我試了下自動佈線出來的線好象都不能用,是我設置的問題仍是說你們也都沒有用自動佈線?我有設安距 線粗特殊的線,還有沒設的嗎?能否詳細說明8層板自動佈線在AUTOMATIC  ROUTE下的設置及設置的緣由?

 

   望能犧牲您一些寶貴的時間來幫助我這個須要者及之後碰到這些問題的同行們,先謝謝了!

 

1. copy Via 的時候，右邊屬性框Options裏面有 X. Y 各打多少個

 

2.用Shape圖標欄白色箭頭，選中-->右鍵-->Change shape type

 

3.呵呵，暫時沒發現，

 

4.能夠在Setup-->Drawing Option 中選擇關閉Smooth,這樣會快不少。當你作完板的時候記得必定要開啓Smooth,而且必定要Update" ~

 

5.咱們會作成盲埋孔的Via,這樣打孔。

 

6. 設置Allegro Strokes ,我發佈的教程中有提到過

 

7.這個就比較麻煩了，打字恐怕到天亮了，況且文字描述你可能看不懂，哪天抓圖給你看

 

8.我做爲新人的時候，曾經學習過自動佈線，可是由於我是作主板的，板大，自動佈線根本就不行，因此對我來講等同於很差用，不過你要是作兩層板，極爲簡單的，用自動步線應該還能夠，具體沒嘗試過，由於這個命令我都快忘記了，不過針對於BGA自動打孔咱們到是偶爾會用到，不過也不太好用,若是你要是作兩層以上的板，建議你不要自動步線，太慢，並且99%不能用.

 

4>請問 當打開一份鋪好銅的圖時,若是不把銅刪掉會致使機子很慢且還看花眼睛,這時必定要把銅刪掉或關掉嗎?能夠優化嗎?

 

還能夠在SETUP-USER PERFERENCES-DISPLAY中的display_shapfill中設置覆銅象素分離的間隔，參數越大顯示的間隔越大，參數爲0，覆銅顯示爲實心銅皮。

 

1.你有出4層板gerber的配置文件麼？

 

我看網上的文檔說能夠用最新的gerber模式，選擇RS274X

 

RS274x格式早就有了，並且我我的以爲仍是不錯的，和6X00對比3

 

274X不須要Aperture 文件的支持，而6X00須要，若是6x00沒有Aperture文件就會顯示異常

 

274x在出Gerber的時候，負片層選擇etch就能夠了，不須要選擇Anti

 

關於配置文件的問題，每一個公司都有本身不一樣的層面，固然固定的層面都會有，而後大的公司都會有本身特有的層面，

 

好比說有本身的Logo層面之類的。我瞭解的有的公司出Gerber是有專門的人出的，咱們公司有本身的Skill

 

我若是出的話，就是手動配置參數，若是你以爲繁瑣，能夠本身錄製一個

 

 

 

若是PCB要求一致，能夠經過導入上一次的光繪配置文件。直接出GERBER。

 

方法：

 

打開配置好的PCB文件，到Artwork Control Form界面下Select all  Aviliable films。右鍵單擊其中任何一個Aviliable film。在彈出的對話框中選擇Save all checked。在該PCB所在目錄下會生成一個FILM_SETUP.txt文件。

 

打開要出GERBER的PCB，到Artwork Control Form界面下點擊LOAD，選擇FILM_SETUP.txt讀取配置文件便可。

 

2.同一個brd 文件出光繪文件，好比都出Gx600的，不一樣的人出的光繪文件，是否是徹底同樣的啊，我發現本身出的和別人出地文件不同，爲何呀，各位高手請指教！

 

       照理說應該是同樣,若是不同可能就是層面的選擇不同而出現不同的情形.

 

3.對於拼板你們是怎麼處理的啊？

 

分具體點，若是是同一塊PCB因爲過於狹長，須要將幾塊拼成1塊出PCB，是怎麼處理的呢？是在PCB文件裏拼仍是直接用GERBER文件拼？

 

若是是不一樣板子，須要將他們拼成1塊出PCB又是怎麼處理的呢？

 

拼板操做你們都用的什麼軟件處理？謝謝^_^

 

應該是用GERBER文件拼的，咱們這裏作PCB時都是把單板的GERBER文件給加工廠家，他們會根據你的要求拼板的.

 

 

 

我不多作小卡，因此回答您的問題可能不夠專業~~~請

 

首先，拼板咱們會讓IE部門確認，（IE爲產線的流程工程師），他們會給出拼板的意見，之因此須要他們給意見，是由於他們要爲了符合產線打板來制定拼板方案

 

其次，若是IE沒有好的意見或拼板方案的話，就直接由咱們Layout本身拼。是在Allegro中拼板的。 

 

 針對您說多塊拼一塊來講：若是outline有方向性標誌的話，咱們僅僅是copy outline就能夠，而後把outline組合在一塊兒，若是須要v-cut邊的話就緊密結合，若是須要折斷孔邊的話，就要分兩種：1.板厚 1.6MM  兩個相鄰折斷孔間距：2cm左右。2.板厚 1.2mm or 1.0mm,  兩個相鄰折斷孔間距:1.5mm; Z;

 

最後，若是針對一塊很不規則的板的話，Layout也很差拼板（注意：並非拼不出來，而是要考慮成本方面的耗材）。就直接出個Gerber給板廠，要求他們拼板，板廠會給出一個最節省成本的拼板方案。

 

針對不一樣板拼板的話，咱們會單獨的出每一塊小卡的Gerber，而後把全部小卡的outline  copy 到一塊板內，（若是有方向性就沒問題），而後一樣的操做，經由outline拼成一塊合板

 

我一直強調的  有方向性，主要是由於，有的小卡會有零件伸出板外，好比說插件類的，若是是一塊四方的小卡不考慮方向的話，把伸出板外的零件邊和另塊卡拼在一塊兒的話，咱們的產線沒法在生產完後分板！！此點很重要~~ 若是沒考慮到這點話，會讓人笑話的~~~

 

您說的多塊拼一塊‘僅僅是copy outline就能夠，而後把outline組合在一塊兒’是什麼意思？   操做上是指：將單板出GERBER後，再將OUTLINE複製拼接成拼版示意圖，另出一張GERBER。而後一塊兒發給廠商生產麼？  

 

須要v-cut邊的話就緊密結合’具體操做上怎麼處理？ 是指拼接處的outline重合麼？那樣的話V割的寬度和深度通常怎麼取值？好比說2.0MM寬的板V割的寬度，深度是多少？

 

若是須要折斷孔邊的話，操做上也是拼接處的outline重合，而後在重合處等間距打上非金屬化孔麼？ 那樣的話孔徑怎麼取值啊?

 

斑竹強調的方向性是在PCB圖上能夠標示的一個參數麼？仍是隻是繪板時內心的一個概念？若是是一個參數，怎麼實現的啊？（本身汗一個先!）

 

‘方向性，主要是由於，有的小卡會有零件伸出板外，好比說插件類的，若是是一塊四方的小卡不考慮方向的話，把伸出板外的零件邊和另塊卡拼在一塊兒的話，咱們的產線沒法在生產完後分板！’－－－那若是是板子四周都有伸出板外的零件呢？斑竹說的‘沒法在生產完後分板’是指零件伸出板外且和相鄰的拼板重合的部分會致使制板時沒法識別該區域，並形成兩板在該區域聯體的狀況麼？

 

. 單塊板能夠直接出Gerber，而後把其餘須要拼的板，經過Sub-Drawing方式把其餘板的out-line ，Copy 過來

 

是的，Outline重合就能夠，那麼V-cut深度若是您指定固然能夠，若是不指定的話，每一個板廠都會有本身的V-cut深度，可是不會相差太遠。

 

 

 

3. 在Out-line重合的地方打上非鍍銅孔NPTH就能夠，大小通常咱們會用20mil的，可是如今的板幾乎不會在去用折斷孔的方式了，由於折斷孔的方式若是在分板後會遺留下鋸齒狀的毛刺，因此咱們公司都幾乎不會用這種方式，如今若是不用V-cut的方式的話，選用與折斷孔方式同類的，可是不會打孔，也就是說僅僅是把孔刪除，而後在板廠端就先V-cut好，拿到咱們的產線打板後直接分板，就不會有毛刺，以下爲古老的折斷孔:

 

 

 

方向性主要是指，這個小卡若是有突出板的之零件端，好比說是正方小卡的話，若是有一邊有Audio Connect，而這個Audio Connect又是伸出板邊的話，就算是有方向性。或者顯卡有金手指邊的話，拼板後毫不能把金手指向裏，若是金手指向裏的話，就沒法鍍金了！~~

 

5，若是小卡四周都有伸出板外之零件（目前好象我還沒見到，固然，我不多作小卡），那麼就只能用上述第三點中的折斷孔方式，這樣就不用V-cut分板機去分了。    

 

     並非形成沒法識別該區域，而是若是有伸出板外元件的話,V-cut分板機一刀切下來，會傷元件！

 

 

 

 

 

4.關於DFA_BOUND_TOP的疑問

 

       用15.7之後發現用嚮導作封裝時，會有生成一個DFA_BOUND_TOP層，其大小和PLACE_BOUND_TOP重合。/ G" i* [% x. [" J
（之前在15.2和14.2中沒有發現會有該層）2 |9 l& i  c+ J% `9 G) j
: R2 x4 n8 Z7 ^0 ?* o9 c. }
誰能幫忙解釋下該層表明的用途和與之相關的注意事項麼？  謝謝。

 

恩，這個我也是在15.7的時候發現的，曾經用過15.5，可是當時沒注意，不記得有沒有了

 

DFA_BOUND_TOP：它的應用主要是在Setup-->DFA Constraint Spread Sheet 所應用到:

 

如今有不少公司應該會導入Allegro的這個新功能：DFA,它主要做用是在作板之初剛排零件的時候，每一個公司都有本身不一樣的DFA Rule，即：零件與零件排放間距，也是組裝時所注意到的安全範圍。;

 

( _舉個簡單例子，以下圖片：Dip-Choke & Dip-Choke 之間咱們的DFA Rule設置爲 80mil,這樣在擺零件的時候，（注意：必定要用圖表欄的Place Manual -H 命令）它就會在兩顆零件DFA_BOUND_TOP碰撞的地方以圓圈顯示，而且在擺放移動的過程當中會有遲滯現象

 

不過我的感受此Rule並非很實用，由於雖然每一個公司規則不一樣，可是規定出來的間距都是按照產線的理想間距來制定，這樣對咱們Layout會很苦難，因此咱們再擺零件的時候，雖然有DFA Rule,可是咱們沒有誰會去遵照，由於咱們的Assembly_TOP就已經本身擴大了安全範圍~~~

 

以上請知悉~~  因爲下面的DFA Rule,是咱們本身公司的，因此不方便所有發給你們，僅抓取一點，以便你們瞭解~~

 

  

 

 

 

 

 

5.allegro的縛銅熱風喊盤顯示問題？

 

 

 

 

 

我設置的4層板子，第2層爲地-負片。在鋪銅的時候選擇GND網絡，可是鋪後顯示如上"   能夠正常有熱風喊盤的形狀，而U2確不能夠。 哪位大蝦知道請指點下，謝謝了。

 

 

 

 

 

 

 

 

 

 

 

 

 

 

熱風焊盤是用於負片層的導通，針對你上述狀況，有兩點可能

 

1.要看你的U2的pad是否有作熱風焊盤，也就是說你在作零件的時候是否有製做熱風焊盤。

 

2.還有你的U2的pin是不是接地的信號，若是是接地信號，在第2層爲地-負片就能顯示熱風焊盤，不接地的話，顯示就如你圖示。,

 

問題已經解決，是沒有加flash symbol所致.汗，　flash symbol 都沒加，怎麼可能看見thermal relief

 

6.請問如何爲一個器件增長兩個不一樣的RefDes?

 

在設計過程當中，須要爲一個器件起兩個不一樣的名字

 

請問如何爲一個器件增長兩個不一樣的RefDes

 

軟件是不容許給一個器件2個refdes的。

 

樓主要給一個器件2個REFDES的目的是什麼啊

 

是由於要給這個器件一個位號和一個說明麼？

 

若是是那樣的話，在該器件邊上的絲印層上ADD-TEXT就能夠了啊。

 

狀況是這樣的：用戶要求作兩塊板子，這兩塊板子的網絡是徹底同樣的，只有器件標號不一樣。

 

所以想可否在己畫好的板子上再增長一個相似於RefDes的屬性，只修改該標號就能夠，而沒必要從新畫一塊板了。

 

    若是採用ADD->TEXT方式，卻是能在絲印層上加上文本，可是有個缺點就是所加的文本僅僅是文本而已，跟所標註的器件一點關係也沒有

 

既然是兩塊網絡同樣，惟獨位號不同的板子，就把另外一塊的板子位號從新更新1下就行了啊

 

1 不管哪一個版本都常常出現自動退出，提示爲非法操做，而後不能存盤，自動退出。（ALLEGRO）     （出現這種狀況，主要是操做系統方面的緣由，ALLEGRO要求在英文NT或 WINDOWS 2000下使用.在中文WINDOWS 2000下,出錯概略提升許多。事實上，設計人員應充分使用Allegro的Autosave功能，以免各類狀況下引發的數據丟失。提示：Allegro在異常退出時，會在當前設計目錄下產生一個後綴爲sav的文件。用Allegro打開該文件，另存爲brd文件便可）2在ALLEGRO中，編輯焊盤時，常常會出現「執行程序錯誤」而退出程序，且沒有備份文件，致使以前的工做白費。     （此問題14.1已經解決，並且一樣與操做系統有關）3 在從自動佈線器（SPECCTRA）建軍回到ALLEGRO後，輸出表層的線、孔就與器件成爲一個總體，移動器件時，線、孔就附在上面一塊兒移動。（實際上，這個功能是Cadence應大多數用戶要求而添加上的，主要是爲了方便移動器件的時候fanout後的引腿和via能跟着一塊兒移動。若是你實在不肯意這麼作，能夠執行下面這個Skill程序解決，之後版本將會有選項供用戶選擇：; The following Skill routine will remove invisible; properties from CLINES and VIAS.; The intent of this Skill program is to provide; users with the ability of deleting the invisible; properties that SPECCTRA/SPIF puts on. This will allow the moving; of symbols without the attached clines/vias once the; design is returned from SPECCTRA if the fanouts were originally; put in during an Allegro session.;  ; To install: Copy del_cline_prop.il to any directory defined;   within your setSkillPath in your ;   allegro.ilinit. Add a "load("del_cline_prop.il")";   statement to your allegro.ilinit.;; To execute: Within the Allegro editor type "dprop" or ;   "del cline props". This routine should;   only take seconds to complete.;  ; Deficiencies: This routine does not allow for Window or;   Group selection. ;; WARRANTIES: NONE. THIS PROGRAM WAS WRITTEN AS "SHAREWARE" AND IS AVAILABLE AS IS ;         AND MAY NOT WORK AS ADVERTISED IN ALL ENVIRONMENTS. THERE IS NO;         SUPPORT FOR THIS PROGRAM.;; Delete invisible cline/via properties.;axlCmdRegister( "dprop" 'delete_cline_prop)axlCmdRegister( "del cline props" 'delete_cline_prop)    (defun delete_cline_prop ()   ;; Set the Find Filter to Select only clines   (axlSetFindFilter ?enabled (list "CLINES" "VIAS")       ?onButtons (list "CLINES" "VIAS"))   ;; Select all clines   (axlClearSelSet)   (axlAddSelectAll) ;select all clines and vias   (setq clineSet (axlGetSelSet))   (axlDBDeleteProp clineSet "SYMBOL_ETCH") ;Remove the property   (axlClearSelSet)     ;unselect everything) 4.用貼片焊盤（type=single）作成的package，用tools\padstack\modify design padstack...編輯，發現type變成了blind/buried。爲何會這樣？     （這是軟件顯示上的小漏洞，可是絲絕不影響使用，焊盤仍是事實上的single）5.修改過焊盤後以同名保存（替換了原來的焊盤），可是用tools\padstack\modify design padstack...檢查用該焊盤作的package，發現仍舊是老焊盤，而事實上任何目錄中老焊盤都不存在了。既然allegro是要到pad_path中調用焊盤的，爲何會出現這種狀況？     (修改完焊盤以後, 須要update pad才能更新，由於Allegro是把相關的數據都歸入到brd文件集中管理的)6.打開padstack editor就會出現這樣的提示：pad_designer:Can't open journal file。因而新作的焊盤沒法保存，提示：failed to open file '#T001632.tmp'。     （請檢查系統環境變量設置是否正確；另外全部路徑都不能使用漢字）7.AELLGRO中居然無UNDO、REDO這種經常使用FUNC,讓人很是費解!!!    （15.0版本將增長Undo、Redo功能）8，ALLEGRO中直接從庫中調的元件不能定義網絡及 Ref des。     (是的。這樣一來能夠保證你LAYOUT結果和原理圖目的是一致的，而不會由於不當心而出錯。通常咱們不該該直接從庫中調元件，而應經過導入新的NETLIST來增長新元件.)9，公英制轉換誤差太大。    （因爲計算精度的限制，公英制的來回轉換會產生必定的累積偏差，所以在設計過程當中，應儘可能避免頻繁轉換公英制）10，對於顏色的設置不能EXPORT 顏色文件，每塊PCB都必須從新設置顏色。    （Allegro沒有保存顏色表的功能，可是能夠經過其餘簡單的方法解決，如：調用Script功能；或着準備一個空板，裏面只保存偏好的顏色設置，把網表Export到這個空板就能夠了）11，Allegro裏沒有對齊元件的功能。     （後面版本的Allegro將會有對齊功能）12，垃圾文件太多，不知那些有用。    （Cadence實際上極少產生垃圾文件，許多文件都是設計高速PCB所須要的。）13，Allegro步線抓焊盤的功能太弱，不能保證線段結束時鏈接在PIN的中心。    (在Allegro右面的Control panel->Option中選擇:Snap to connect point，並請在佈線時連到Pad前,右鍵選TOGGLE便可。如常常性出現此問題，可將TOGGLE設成快捷鍵方式)14，編輯Shape時,選擇Boundary還得十分當心，有一點重合都不行。     （能夠經過調整GRID來修改銅箔，這樣一來更容易）15.CCT佈線時網絡不高亮;由ALLEGRO到CCT前布的線只能刪除,不能回退,不能自動優化鼠線.16.ALLEGRO:鼠線不能只顯示當前屏幕上的PIN的鼠線,全屏佈線時高亮不明顯.    (方法一：能夠在setup->user preference->display中，勾選display_nohilitefont項，將高亮設爲實線顯示；方法二：改變高亮顏色。點擊Hilight按鈕，右面控制面板的Option欄會提供可選擇的顏色表；方法三：使用Shadow Mode，明暗的對比度能夠在Color and Visibility中的Shadow Mode項調整。)三種方法配合使用，會獲得更好的顯示效果。    17.在ALLEGRO中,改變線寬時鼠標需放在線寬欄的右邊纔可改變。    (使用時光標應在Control Panel區域，一旦移到Work area就開始執行Allegro命令，所以就不能再進行輸入，不過這個問題是能夠改進的)18．在ALLEGRO中沒有網絡也能夠走出一根走線.（很容易形成多餘的線頭）而且清除線頭及多餘過孔也不完全！（GLOSS命令）    (如何去掉斷線頭？分爲有網絡屬性的斷線頭和VIA，同無網絡屬性的斷線頭兩種。     對無net的斷線頭，能夠經過Hilight 來實現，要把Hilight 的Color同client相區別。可多試幾試hilight的color來發現斷線頭。            對有net屬性的斷線頭和VIA,可採用:       在ROUTE/GLOSS/PARAMETER下,選中1,2,3項,點選GLOSS便可：點擊左邊的方按鈕，還能夠改變參數的設定。19．14.0的原理圖到14。1的PCB轉網表時在空板時能夠轉入，可是後來網表變化，不能轉進來（報錯：NET NAME ALREADY EXIST），有時換一臺機器便可，隨機性很大！    （此問題已解決，請安裝最新的補丁盤或到下面地址下載補丁程序、安裝：ftp://ftp.cadence.com/patches/PSD141/allegro/algroF2B14.10-s018wint.exeftp://ftp.cadence.com/patches/PSD141/allegro/algroBase14.10-s056wint.exe ）20．ALLEGRO中最好能夠方便走排線。     (CCT具有此功能。Allegro走排線功能正在開發中)21.用Net logic 改變的網絡不能反標至原理圖     （能夠。用tool2->design association能夠反標網絡）22.Allegro沒有BUS走線的功能，差分線不能同時佈線     (目前走BUS線能夠到CCT裏完成。從PSD14.2開始，Allegro對差分線的處理功能將會大大增強)23.CCT差分線佈線困難，常常不能轉彎，並且有時候想單獨處理其中一根線時不被容許     （這種狀況可在ALLEGRO中處理,15.0將會對此作較大改進）24.佈線時設定過孔，沒法用預纜方式，只能本身去了解過孔名，而後本身敲名字。     （這的確是一個缺點。該問題已列入15.0改進計劃）25.在allegro裏推進過孔時有可能會冒出一大堆錯，還不能undo.     （14.2對過孔的推擠有很大改進）26.有時優化走線時，舊線還須要再手動刪除。     （優化走線是在原走線的基礎上進行，所以不會有新線產生）27.設定最小線長與最大線長,當線長小於設定時,沒有DRC報錯(ELECTRICAL CONSTRAINT SPREATSHEET)     （在14.0版本之後，Allegro增長了未佈線的最小線長檢查，能夠經過對環境變量CHECK_MIN_DELAYS的設置來實現，若是設置爲ON的話，當線長小於設定時，將會有DRC報錯。其檢查的依據是兩個PIN之間飛線的曼哈頓距離）28.13.6作的原理圖,轉到14.1不能將數據傳遞給已經UPREV的原13.6的板.（問題提的不很清楚。從14.0開始：一、由於添了約束管理器,不能從高版本的向低版本傳遞數據；二、uprev13.6的板時Flash symbol也須要uprev，勾選use preference中Misc裏面的old_style_flash_symbols便可；也可使用批處理轉換，DOS命令：FOR   %%f   IN   (*.bsm)   DO   flash_convert   %%f三、若是跟約束有關，要注意原來的DELAY_RULE 和MATCHED_DELAY已改成 PROPAGATION_DELAY 和RELATIVE_PROPAGATION_DELAY）29. ALLEGRO中UPDATE SYMBOLS 時,LIBRARY中的該元件明明已改過來,   但就是不能UPDATE過來,而且從PACKAGE SYMBOL 中也看不到該器件(不選DATA BASE,就選LIBRARY)     （應該是路徑方面的問題，否則Package Symbol裏不會看不到的，請仔細檢查一下環境變量的設置。或者你能夠這麼試試，在Concept裏從新以Phisical方式Add這個器件，而後Export（用Update Allegro Board 而且勾選ECO）