FPGA speed grade

Altera的-六、-七、-8速度等級逆向排序，Xilinx速度等級正向排序。

不很嚴密地說，「序號越低，速度等級越高」這是Altera FPGA的排序方法，

                    「序號越高，速度等級也越高」這是Xilinx FPGA的排序方法。

從那時起，就一直沒搞明白speed grade是怎麼來的，惟一的概念是：同一款芯片能夠有多個速度等級，不一樣的速度等級表明着不一樣的性能，不一樣的性能又致使芯片價格的巨大差別。腦子裏總有 一個模模糊糊的推測：FPGA廠家爲了提升利潤，專門給同一款芯片生產了不一樣的速度等級。

直到一年前和一位學過IC設計的同事hammer討論這一問題時，纔有了新的認識：對FPGA廠家來講，爲了獲得同一款芯片的不一樣速度等級而專門設 計不一樣的芯片版圖是不划算的；因此芯片的速度等級不該該是專門設計出來的，而應該是在芯片生產出來以後，實際測試標定出來的；速度快的芯片在總產量 中的比率低，價格也就相應地高。

這一解答非常合理，糾正了個人一個錯誤認識。可是我仍然有兩點困惑：1. 是什麼因素致使了同一批芯片的性能差別；2. 若是因素已知，爲何不人爲控制這些因素，提升高速芯片的產率，達到既增長芯片廠商的利潤又下降高速芯片價格的目的呢。

前些天在博客裏看到hugu朋友的一篇FPGA speed grade，激發了我進一步探索上述問題的動力。經過在網絡上搜索，逐步獲得瞭如下一些 認識：

1. 芯片的速度等級決定於芯片內部的門延時和線延時，這兩個因素又決定於晶體管的長度L和容值C，這兩個數值的差別最終決定於芯片的生產工藝。怎樣的工藝致使了這 一差別，我還沒找到答案。

2. 在芯片生產過程當中，有一個階段叫作speed binning。就是採用必定的方法、按照一組標準對生產出來的芯片進行篩選和分類，進而劃分不一樣 的速度等級。「測試和 封裝」應該就包含這一過程。

3. 速度等級的標定不只僅取決於芯片自己的品質，還與芯 片的市場定位有很大關係，返修機率和成本也是因素之一。

4. 芯片的等級能夠在測試後加以具體調整和改善，在存儲器芯片的生產中這一技術應用很普遍。

5. 芯片生產的過程是充滿各類變數的，生產過程能夠獲得控制，可是控制不可能精確到一個分子、一個原子，產品質量只能是一個統計目標。同一個wafer上的芯 片會有差別，即便是同一芯片的不一樣部分也是有差別的。速度等級是一個統計數字，反映了一批芯片的某些共同特性，不表明個別芯片的質量。並且因爲某些芯片的 測試是抽樣進行的，也不排除個別芯片的個別性能會低於標定的速度等級。不過，聽說FPGA的測試是極嚴格的，極可能咱們拿到手的芯片個個都通過了詳盡的測 試。這也是FPGA芯片價格高於普通芯片的緣由。

Statistical Static Timing Analysis - A Better Alternative

6. 同一等級的芯片中的絕大多數，其性能應該高於該速度等級的劃分標準。這也是爲何在FPGA設計中，有少量時序分析違規的設計下載到芯片中仍然可以正常運 行的緣由（時序分析採用的模型參數是芯片的統計參數，是最保守也是最安全的）。不過，因爲同一等級的芯片仍然存在性能差別，存在時序違規可是單次測試成功 的FPGA設計不能確保在量產時不在個別芯片上出現問題（出了問題就要返修或現場調查，成本一會兒就上去了）。因此，仍是要把時序收斂了才能放心量產，這 就是工程標準對產品質量的保證。

7. 機率和統計學源於工程實踐，對工程實踐又起到了巨大的指導做用。工程實踐中的標準都是前人經驗教訓的積累，是人類社會的寶貴精神財富。

8. 現實世界是模擬的，不是數字的。在考察現實問題時，咱們這些數字工程師和軟件工程師應該拋棄「一是1、〇是〇」的觀念，用連續的眼光看待這個連續變化的真 實世界。

9. 芯片生產過程當中的不肯定性致使了芯片的性能差別，這一差別影響了芯片的價格，價格和性能的折中又影響了咱們這些FPGA設計工程師在器件選型、設計方法上 的決策，咱們生產的產品的性價比決定了產品的銷售，產品的銷量又決定了芯片的採購量，採購量又影響了芯片的採購價格...。原子、分子級別上的差別，就這 樣一級一級地傳遞和放大。人類社會就是這樣環環相扣，互相制約的。嘿，真是神奇！