vivado static timing analysis

沒有徹底弄清,記下一些疑惑以下:ui 0, setup與violation理解:spa   T0 時刻,數據從D 1的C端入、Q端出、穿過logic到達D2的D端,到達時間記做T0';此後數據在D2的D端保持穩定,直到下一時鐘,即T1時刻到來; T1時刻後,來自D1的新數據通過C端入、Q端出、穿過logic到達D2的D端,到達時間記做T1';從T1時刻到下一週期T2時刻到來,只會變化這一次; T0
相關文章
相關標籤/搜索