[轉載]Verilog語言設計增長延時的正確方法

摘自：http://cuckoo2007.blog.sohu.com/162223445.htmlhtml  在設計仿真激勵文件時，爲了知足和外部芯片接口的時序要求，常常會用到延時賦值語句，因爲不一樣的延時賦值語句在仿真過程當中行爲不一樣，會產生不一樣的激勵輸 出，若是不認真區分不一樣表達式引發的差別，就可能產生錯誤的激勵，沒法保證仿真結果的正確，本文就是區分各類延時賦值語句的差別，並給出比較結果

>>阅读原文<<