mips 精確異常和延時槽

轉載：http://blog.chinaunix.net/uid-26817832-id-3146408.html 一、非精確異常 在多發射亂序執行的流水線 CPU 上，從指令進入流水線到異常事件的發生，期間要經過若干流水級，此時 PC 的值已指向其後的某條指令，在實現非精確異常的 CPU 上就把此時的 PC 值作爲引起異常指令的所在（爲了表達的方便，記爲 eptr）。 簡單地說就是 eptr 的

>>阅读原文<<