SDRAM突發讀寫注意

序言 最近的項目需要在設計一個SDRAM控制器，用於存儲一段採樣數據，然後等待上位機下發指令，把數據上報。採用連續突發讀寫模式BL爲4，時鐘50MHz。 SDRAM器件型號爲MT48LC16M16A2。（4M*16*4banks），從上面的信息我們可以瞭解到，該SDRAM的數據總線爲16bit,行地址有13根（8K），列地址爲9根，有4個BANK。   問題現象          項目中的SDRA

>>阅读原文<<