SDRAM的讀寫

SDRAM的讀/寫時序與突發長度spa 數據輸出(讀)設計 在選定列地址後,就已經肯定了具體的存儲單元,剩下的事情就是數據經過數據I/O通道(DQ)輸出到內存總線上了。可是在CAS發出以後,仍要通過必定的時間纔能有數據輸出,從CAS與讀取命令發出到第一筆數據輸出的這段時間,被定義爲CL(CAS Latency,CAS潛伏期)。因爲CL只在讀取時出現,因此CL又被稱爲讀取潛伏期(RL,Read La
相關文章
相關標籤/搜索