xilinx fpga的設計規範和時序問題解決

xilinx fpga的設計規範和時序問題解決 xilinx FPGA在設計時，代碼編寫儘量使用vivado中的代碼模板，模板代碼可以綜合正確且結構簡介的電路結構；Tools>>Language Templates; 代碼框架：I/O模塊和時鐘儘量放在頂層，目的是資源共享，提高性能，降低功耗；輸出採用寄存器輸出，降低路徑延時保證時序收斂。 復位：官方推薦採用高電平同步復位，降低資源使用和功耗，有助

>>阅读原文<<