DDR3 LAYOUT RULES

DDR3的設計有着嚴格等長要求，歸結起來分爲兩類（以64位的DDR3爲例）： 數據 （DQ,DQS,DQM）：組內等長，誤差控制在20MIL以內，組間不需要考慮等長；地址、控制、時鐘信號：地址、控制信號以時鐘作參考，誤差控制在100MIL以內，Address、Control與CLK歸爲一組，因爲Address、Control是以CLK的下降沿觸發的由DDR控制器輸出，DDR顆粒由CLK的上升沿鎖存

>>阅读原文<<