MIT-6.004計算結構（2019年春）

L01: Introduction

略

L02: RISC-V Assembly

一、計算機處理器主要有三部分組成：內存、寄存器、算數邏輯單元

算數邏輯單元與寄存器通訊，寄存器與內存通訊，而算術邏輯單元與內存沒法通訊

二、Instruction Set Architecture（ISA）

以 RISK-V ISA爲例，包含32個寄存器，data width = 32 bits

寄存器與內存區別：

（待補圖）

三、Computational Instructions

Arithmetic：add，sub

Comparisons：slt，sltu

Logical：and，or，xor

Shifts：sll，srl，sra

四、Control Flow Instructions

beq ==

bne !=

blt <

bge >=

bltu,bgeu(unsigned version)

五、example

if x1 >= x2: x3=x1+1

else: x3=x2+2

         bge x1, x2, else

         addi x3,x1,1

else: addi x3,x2,2

六、jal：Unconditional jump and link

七、jalr：Unconditional jump via register and link

八、寄存器的32bits如何分配？

     32bits---operation(10 bits)

               ---source register address(5 bits)

               ---destination register address(5 bits)

               ---只剩12bits留給數據存儲，這就是數據大小的限制