時序基本介紹——Jitter與Skew區別

在時序分析當中，有些基礎概念還是要認真瞭解的，時鐘抖動（Clock Jitter）和時鐘偏移（Clock Skew）經常容易混淆。 時序設計中，對於時鐘的要求是非常嚴格的，因此FPGA中也有專用的時鐘管腳，對應着專用的時鐘區域BUFG BUFH BUFR。但是實際當中信號並沒有那麼完美，會出現時鐘抖動（Clock Jitter）和時鐘偏移（Clock Skew）。 抖動(jitter)，就是指兩個

>>阅读原文<<