Wallace樹專題研究

Wallace樹乘法器專題研究 緒論：在乘法器的設計中採用樹形乘法器，可以減少關鍵路徑和所需的加法器單元數目，Wallace樹乘法器就是其中的一種。下面以一個4*4位乘法器爲例介紹Wallace樹乘法器及其Verilog HDL實現。 原理：Wallace樹乘法器的運算原理如下： 從數據最密集的地方開始，不斷的反覆使用全加器、半加器來覆蓋「樹」。全加器是一個3輸入2輸出的器件，因此全加器又稱作3—

>>阅读原文<<