組成原理知識點整理

在印象筆記裏發現組成原理當時整理的筆記, 這裏整理一篇blog, 方便查找. 當時主要應用是在考試方面, 內容比較基礎, 可是應付期末考試之類的應該仍是能夠的. 不廢話了, 記念當年的組成原理ヾ(≧O≦)〃嗷~.

---

 

 第一章--概述

1.基本概念

      (1)指令:人讓機器所作的操做的命令.(都是0,1代碼)

                 由操做碼與地址碼組成,操做碼是指要作什麼操做,地址碼是存放操做數地址.

                 操做碼有n位,則操做種類有2ⁿ位.

                 指令越多,功能越強.

      (2)程序:指令的有序組合.

      (3)指令系統:一臺機器擁有的所有指令.

 

2.馮諾依曼存儲原理:

      (1)由存儲器/運算器/控制器/輸入設備/輸出設備組成.

      (2)指令和數據都是二進制形式,順序存放於存儲器中.(指令與數據都是二進制,沒法進行區分)->二進制原理

      (3)機器自動順序取出每條指令,分析/執行規定操做.->程序控制原理

 

3.總線

      多個功能部件間進行信息傳輸的公共通道.

      三種總線結構須要分析. 

 

4.接口的做用

      爲何外設必須加接口才能加到總線上,翻課本查一下

 

5.字節：就是8位二進制，規定必須。

   字：本身規定位數，與字節區別。其中字長爲字的二進制位數。

   機器字長決定了寄存器/運算器/數據總線的位數

 

6.計算機的核心：操做系統

   硬件系統的核心：控制器

   運算器的核心：加法器

---

 

 第二章--計算機中數據信息表示法

1.基數與權的概念

      基數:數制中所用到的代碼的個數.

             十進制爲0~9,二進制爲0~1

      權:好比十進制的爲,個位表明0/十位表明10等

 

2.爲何用二進制:

     (1)便於物理器件實現

     (2)運算規則簡單

     (3)便於實現邏輯運算

 

3.最好的數據爲e進制(2.71828)

      爲何不用三進制:現實世界三個狀態的物理器件比較少,不便於物理器件實現

 

4.機器數:數據在機器中的表示

   特色:

      (1)數的符號數值化(0-正,1-負)     [機器中數的符號數值化,0爲正,1爲負(錯誤的,由於移碼是相反的)]

      (2)表示範圍受字長限制,超出範圍--溢出

      (3)小數點的位置須要約束           [機器中小數點是約定的,分爲定點數/浮點數]

 

5.小數點的位置[經過位置進行肯定]n+1爲機器字長

      ****.(定點整數)

          表示範圍:1<=|X|<=2ⁿ-1

      *.***(定點小數)

          表示範圍:2^-n<=|X|<=1-2^-n(不包括0,0爲特殊的數)

      浮點表示:(小數點位置不固定)-----用了浮點數因此計算機的精度高

           基本格式:

階符

階值

尾符

尾數值

       J_s                            J₁J₂...J_m                         S_s                             S₁S₂...S_n

　　尾數部分用定點小數表示

     　　階碼部分用定點整數表示->用移碼錶示, 尾數n位,階碼m位.保證浮點數足夠大的數值範圍,並要求精度,合理選擇m,n

   　　  ****浮點數的規格化:->只要求尾數

   　　  原碼錶示:要求S1位必須爲1

   　　  補碼錶示:正數,尾數最高位爲1,即S_s.S₁=0.1   

      　　            負數,尾數最高位爲0,即S_s.S₁=1.0

    　　              爲何這種設計方式: 直接使用異或門就能夠實現,硬件設計簡單

  　　   表示範圍:

       　　      |X|max:Js=0,J1...Jm所有爲1,S1...Sn爲1

            　　 |X|min:Js=1,J1...Jm所有爲1,Sn爲1,其餘爲0

            　　 2^-n*2^{-(2^m-1)}<=|X|<=(1-2^-n)*2^{(2^m-1)}

             　　尾數爲0,不論階碼爲什麼值機器都爲0 

　　定點數與浮點數的比較:

   　　   (1)定點表示簡單,省硬件.浮點表示麻煩,價格貴.

   　　   (2)浮點表示比定點表示範圍大

 

6.定點機器數

      正數:原反補碼相同

      負數:原反補碼不一樣

      [X]_原反補:此處必須符合4的特色, 此數必須有符號位/必須約定小數點

 

7.原碼(注意補齊位數)->0的原碼錶示不爲一必須有一位爲符號位

      小數原碼[X]_原的表示:

            正數     [X]_原=X

            負數     [X]_原=1-X=1+|X|

      整數原碼[X]_原的表示:

            正數:     [X]_原=X

            負數:     [X]_原=2ⁿ+X

      機器字長的符號位加入字長中.

      此處爲一個例題：+8用原碼錶示，且機器字長爲4位，表示不下，發生溢出。

      原碼錶示的優勢：

          （1）直觀易懂。

          （2）機器數和真值間的轉換容易

          （3）實現乘除運算簡單

      原碼錶示的缺點

           加減運算規則複雜

 

8.補碼[作加減運算的時候使用]

      爲何用補碼作加減：

     （1）克服原碼在加減運算中的複雜的缺點

     （2）符號位參與運算

     （3）使減法變成加法，簡化機器運算電路[以時鐘爲例子解釋，11-5=11+7時鐘]

      目的爲（2）（3）

      模的求解:

         小數補碼的模:2

         整數補碼的模:2ⁿ⁺¹ n+1爲機器字長

 

9.移碼(都爲正數域中)

        與補碼的符號位相反,其它位相同

      性質:

         (1)0爲負數,1爲正數

         (2)移碼全零,真值最小

         (3)0的移碼錶示惟一

         (4)與補碼的符號位相反,其它位相同

         (5)移碼錶示把真值映射到正數域,可按照無符號數比較大小.

 

10.表示範圍

       原碼：

          整數：0,1111~1,1111今後處進行計算範圍->-2ⁿ<X<2ⁿ

          小數：0.1111~1.1111注意這是小數，應該爲1-2ⁿ[此處n爲負數]->-1<X<1

        反碼:

           與原碼錶示同樣

     　補碼:

           整數:0<=X<2ⁿ && -2ⁿ<=X<0[n爲機器字長減一]->-2ⁿ<=X<2ⁿ

           小數:0<=X<1 && -1<=X<0->-1<=X<1

     　補碼比原碼多出一位,例子:

     　　機器字長4位,表示多出的一位都爲1,000

 

11.原反補碼的表示

       正數的原反補碼一致,負數不一樣,特別重要

 

12.非數值數據編碼表示

       (1)BCD碼->4位二進制表示

           有權碼/無權碼區別:是否每一位是否有權

           有權碼

                 ->8421碼:將0~9用4位二進制表示

                 ->2421碼:每一位分別表示2/4/2/1,不容許0101~1010的出現

       (2)檢錯糾錯碼

            1)奇偶校驗碼--用於並行數據傳送--只能選擇其中一種,只能檢錯,不能糾錯. 就是在k位數據碼以外增長1位校驗碼,使k+1位碼取值爲1的位數總保持爲偶數(偶校驗)或奇數(奇校驗)

            2)海明碼與循環冗餘碼用於糾錯

       (3)字符編碼

           1)ASCII碼

               ASCII-7:

                   8位:7位,區別不一樣字符,128個; 1位,奇偶檢驗

               ASCII-8,擴展ASCII碼,256個

           2)漢字

               計算機中兩個字節表示一個漢字,每一個字節只使用7位,最高的一位爲1----目的:將漢字與ASCII碼進行區別

           3)字符串表示

               一串連續的字符,計算機中表示爲佔據主存中連續的多個字節,每一個字節存放一個字符. 能夠從低位到高位,也能夠從高位到低位

               取字符串的方法:首先給首地址,而後給字符串的字符長度

           4)邏輯數據的表示

               1表示真,0表示

---

第三章--運算方法和運算器

1.移位運算

      邏輯移位：寄存器中數據左移右移，出現空位都補0.

      (1)算數移位：     左移x=2*x     右移x=1/2*x     左加右減     移位後，符號位保持不變

             正數移位：不管原反補碼都用空位補0

             負數移位：原碼左移右移空位都補0

                           反碼左移右移空位都補1

                           補碼左移空位補0     右移空位補1

           是否2[X]_補=[2X]_補?是否1/2[X]_補=[1/2X]_補?

           答:當X>=0時,成立->條件:不溢出

               當X<0時,左移成立;當X>0時,右移不成立->左移成立條件:不溢出

      (2)舍入操做

          1)恆舍:多餘的部分所有去掉

          2)馮諾依曼舍入法:末位恆置1

          3)0舍1入發->0就舍,1就+1,進位

          4)ROM舍入法->查表

 

2.定點加減法(乘除->不作要求)

      (1)原碼加減法->不用     反碼加減法->不用

      (2)補碼加減法->爲便於判斷溢出,常採用模4的補碼形式,就是符號位改成2位->以模4作習題,第一個符號位始終指示正確的符號

          [X+Y]_補=[X]_補+[Y]_補

          [X-Y]_補=[X]_補+[-Y]_補

          [Y]_補與[-Y]_補的轉換:符號位,數值位所有變反,最後+1

          [Y]_補變[Y],除符號位,將數值位變反,+1

      (3)溢出判斷

          符號位爲00,表示正數;符號位爲11,表示負數

          符號位爲01,表示正溢;符號位爲10,表示負溢

          符號位爲100的時候爲何不溢出:由於採用的是模4進行表示,因此不會溢出,僅僅丟掉的是模.

 

3.基本加減法運算器設計

      要求：

         1）速度快，門的級數少

         2）邏輯設計與實現完整性（儘可能使用相同的器件）

         3）除提供的功能，最好提供其餘功能

      （1）串行加法器

      （2）並行加法器->進位仍爲串行

          1）串行加法器的進位鏈

              C2->C1，C3->C2（須要之前的進位依賴）,所用的時間爲n位*2ty

          2）並行加法器的進位鏈

             進位的C=A_iB_i+（A_i+B_i）C_i-1=G_i+P_iC_i A和B表示須要運算的兩位，C表示進位；G表示AB的與，P表示A+B的AB或。

                當A和B都爲1的時候，必定產生進位即G爲1.只要A或B有一個1，進位C才能產生進位。

          3)看課本P     看C2/C3/C4等如何所有推到C0，就是將前一步求的值，在這一步中展開就能夠顯示C0->僅需2ty就行

              雖然上面是2ty,可是現實中不存在這樣的元器件.受到扇入係數的影響

          4)設計思想

             將串行與並行結合起來設計.好比16位,分紅4組,每組4個,組內爲並行,組間用串行的.

 

4.十進制加減法/定點乘法/定點除法->不要求

 

 

5.邏輯運算->按位進行,不存在進位與借位現象

      (1)邏輯非

      (2)邏輯加->邏輯或

      (3)邏輯乘->邏輯與

      (4)邏輯異

 

6.定點運算器設計->運算器的核心爲ALU

      寄存器A即存運算數又存最後的結果/寄存器B有X和X非,若爲加則選擇X,若爲減則選擇X非.

      寄存器A稱爲:累加器

      ALU中爲何存在+1這一項?

      　　由於寄存器B中存的數都爲反碼,經過ALU的+1則能夠變成補碼進行運算,設計方便.還能夠用於PC+1

 

7.規格化浮點運算->對階與規格化都須要移位

      (1)對階--小階向大階看齊->階碼相同

           移動尾數部分的數值,改變階碼的值.

      (2)尾數求和

      (3)規格化

           補碼正數:00.1的形式

           補碼負數:11.0的形式

           左規:尾數左移一位,階碼減一

           右規:尾數右移一位,階碼加一

           01.000和10.000:在定點數表示溢出,在浮點數中容許.這種狀況用右移使其規格化便可

       (4)舍入

       (5)溢出處理

---

 

第四章--指令系統

1.指令系統概述

      指令:就是OP(操做碼)與D(地址碼)組成

      指令字長:一個指令字中包含二進制的位數

      機器字長:計算機能直接處理的二進制數據的位數,決定了計算機的運算精度

      存儲字長:內存單元二進制的位數

      單字長指令:指令字長=機器字長

      半字長指令:指令字長=1/2機器字長

      雙字長指令:指令字長=2倍機器字長

      指令字長與機器字長的關係?

            無固定關係

      肯定指令字長的原則:

           1)指令字長儘量短;節省內存空間,提升執行速度

           2)等於字節的整數倍->避免存貯空間的浪費

 

2.指令的分類->討論機器指令

      從計算機組成的層次結構分:

           微指令

           機器指令->介於微指令與宏指令之間,簡稱指令

           宏指令->許多機器指令組成的軟件

 

3.機器語言是機器可以直接識別的,彙編語言不能識別.

   高級語言與計算機的硬件結構及指令系統無關

 

4.指令格式

      操做碼m位,地址碼n位->操做數種類2^m,操做數的範圍爲2ⁿ

      m和n的位數通常是固定的,不能隨時變化

 

5.操做碼

      操做碼:主操做碼(基本操做)和輔操做碼(有移位等)

      組織形式:

          (1)定長的操做碼

               若操做碼爲4位,須要用譯碼器譯成16位

          (2)變長的操做碼

               優勢:用較少的位數表示更多的指令格式,同時知足操做數地址的需求

               缺點:計算機硬件設計複雜,指令譯碼和執行速度慢

          (3)操做碼與操做數地址有所交叉->基本不用

 

6.地址碼->指出參與操做的數據地址

      (1)CPU內部的通用寄存器-最快

      (2)內存的單元--次之

      (3)外設接口中的寄存器--最慢

      指令中的地址碼:

          1)四地址指令--op|A₁( 第一個操做數 ) |A₂( 第二個操做數 )|A₃ (結果) |A₄(下一條指令地址) ->訪問內存:5次/取指令別忘記

          2)三地址指令--op|A₁( 第一個操做數 ) |A₂( 第二個操做數 ) |A₃( 結果) ->訪問內存:4次,下一條指令地址在PC中

          3)二地址指令--op|A₁( 第一個操做數 和結果) |A₂( 第二個操做數 )->訪問內存:4次,下一條指令地址在PC中->多數機器採用

          4)一地址指令--op|A₁(操做數)->累加器中存放一個操做數,最後的結果存放於累加器中->訪問內存:2次->微型機應用普遍

          5)零地址指令--op-><1>無需操做數,NOP(空轉),<2>所需的操做數由堆棧提供

          6)寄存型地址格式指令->操做數所有放在寄存器中也有單地址/二地址/三地址之分--訪問內存:1次,操做數存放在寄存器中,只有取指令的時候訪內

 

7.堆棧->先進後出

      硬堆棧->寄存器堆     軟堆棧->內存中的指定區域

      堆棧兩端:

          固定:棧底

          活動:棧頂,SP指針指示

      自底向上的堆棧:

          壓棧:先修改SP,後存數據

          出棧:先取出數據,後修改SP

 

8.尋址方式(地址:形式地址和有效地址,形式地址->指令給出的地址;有效地址->操做數真正的地址,又稱物理地址)

      指令尋址:如何找指令(PC)

      操做數尋址:尋找操做數

      區分:指令地址與指令中的地址

             指令地址:存放指令的地址,即OP|D的地址

             指令中的地址:操做數的形式地址

      尋址方式:->一臺機器,可能只用其中幾種尋址方式/機器不一樣,尋址方式相同,表達方式和含義也可不一樣(頁面尋址:拼接的內容可能不一樣,參考頁面尋址)

     (1)當即尋址->OP|D其中D就是操做數(訪存1次)

          特色:執行指令時不訪問內存,速度快/當即數的位數受字長的限制

     (2)直接尋址->OP|D其中D爲操做數的地址(假設爲n位,則尋址範圍爲2ⁿ)(訪存2次)

          特色:直觀/尋址空間受限

     (3)間接尋址->OP|D其中D爲操做數地址的地址

          尋址空間受內存儲器的位數限制,存儲字的位數S位,尋址範圍2^S

          一次間址:形式地址是操做數地址的地址.

          屢次間址:指令中設間址特徵位,此位爲1,繼續間址,直至此位爲0.

     (4)隱含尋址->OP|D--操做數地址

          ACC OP(D)->ACC--操做數隱含在累加器ACC中

     (5)變址尋址->OP|Ri(獲得變址寄存器的位置)|變址偏移量

          (IR)+D=有效地址EA

     (6)基址尋址->OP|Ri(獲得基址寄存器的位置)|變址偏移量

          (BR)+D=有效地址EA

          變址尋址與基址尋址的異同:

               相同:有效地址的造成方式不一樣,都能擴大尋址空間(變址/基址寄存器爲n位,尋址空間爲2ⁿ)

               不一樣:1)變址尋址中,變址寄存器提供變址量,形式地址提供基準量,這個基準量位數較長 

                            基址尋址中,基址寄存器BX提供基準量,形式地址提供偏移量,這個偏移量位數短

                            變址:變址量(小)+形式地址(大)=有效地址

                            基址:基址值(大)+形式地址(小)=有效地址

                       2)變址寄存器的值由用戶肯定,且隨意改變

                          基址寄存器的值由操做系統肯定

      (7)複合尋址

          先變址後間址: ((IX)+D)--有效地址

          先間址後變址:(D)+(IX)--有效地址

     (8)相對尋址

          有效地址EA=(PC)+D

          與變址尋址的區別:

               變址寄存器能夠是多個寄存器中的一個,而相對尋址中的寄存器已肯定爲PC,無須在指令中肯定.

     (9)頁面尋址(擴充尋址)

          擴充地址寄存器內容做高位,形式地址爲低位--頁內地址,兩者聯合--有效地址

          擴充地址寄存器+指令中的形式地址,即D的地址,能夠變成一個更長的地址

     (10)寄存器尋址

          形式地址就是寄存器的編號

     (11)堆棧尋址

          入棧操做:指令 PUSH A

                         操做:SP-1->SP

          出棧操做:指令 POP A

                         操做:SP+1->S

 

9.指令的種類

     (1)算邏運算類    

     (2)數據傳送類    

　  (3)指令控制類    

　  (4)I/O類    

     (5)其餘:停機->全部機器都包含此指令

 

10.指令系統的要求

     (1)完備性     (2)有效性     (3)規整性     (4)兼容性

 

11.系列機

     基本指令系統相同,基本結構相同的一系列計算機->可能因爲時間不一樣,結構方面可能有所不一樣,可是必須知足軟件向上兼容.

     要求:

          (1)各機種有相同的指令集

          (2)新機種的指令系統必定包含舊機種的全部指令系統.

 

12.CISC/RISC

     CISC:複雜指令集計算機.功能強,指令條數多,研製週期長,系統效率低

     RISC:精簡指令集計算機.指令系統儘量簡單.->優勢更好

 

13.設計機器時,通常追求指令格式可變:指令長度可變,操做碼長度可變,地址碼可變的優劣

     指令字長固定:控制簡單,浪費存貯空間.

     指令字長可變:節約存貯空間,提升機器效率,控制複雜,成本高.

 

14.視頻4-5有例題

     (1)存貯器的頁面:64K/2⁸,每一個頁面的單元數2⁸.這裏的8爲地址碼位數,64K爲內存空間

     (2)寄存器16位,訪問1M的存儲空間,這裏左移4位是什麼意思?

 

15.MAR(存儲器地址寄存器):指令地址從PC經過總線放入MAR,而後譯碼找到存儲單元->取指令

     MDR(存儲器數據寄存器):將取出的指令放入MDR中

---

 

第五章--存儲器

 

1.基本概念

      計算機中最小的存儲單位：二進制位->用一個觸發器存儲或者記憶單元(存儲一個二進制位)存儲.

      8個二進制位稱爲一個字節,位用b,字節用B表示.

      當一個二進制數稱爲一個總體進行操做時,就稱爲一個字.一個字中的二進制位數叫字長.

      多位二進制用多個記憶單元存儲,多個單元稱爲存貯單元.->能夠存放一個字,多個存貯單元組成一個存貯體-存貯器的核心.

 

2.存儲器的主要技術指標

      (1)存儲容量:

          字節編制:以字節數來表示容量->B

          字編制:以字數*字長來表示容量

          例題:某計算機容量爲64K*16(這裏16表示有16個二進制位數),表示有64K個字,每一個字的字長爲16位;用字節數表示,則能夠記爲128K字節.

      (2)存取速度(存取週期/存取時間)

          存取時間:從啓動一次存儲器操做到完成該操做所經歷的時間

          存取週期:從接受讀/寫命令信號開始,將信息讀出或寫入後,到接到下一個讀/寫命令爲止所需的時間.

          存取週期>存取時間

      (3)可靠性->以平均無端障時間(兩次故障之間的平均間隔)來衡量

      (4)性能/價格比

      (5)功耗->耗電不是主要問題,主要問題是溫度,發熱會使器件擊穿.

 

3.存儲器分類->存儲器的矛盾:速度與容量

      (1)功能

          寄存器:位於CPU內,速度與CPU匹配

          主存:主機內,直接與CPU交換信息,速度快

          輔存:主機外,不能與CPU交換信息,速度慢

          高速緩存:CPU與內存之間,容量小,速度與CPU匹配/CPU內部也有高速緩存(如今CPU內部有運算器/控制器/Cache)

      (2)讀寫方式

          RAM:隨機存取存儲器->靜態MOS(Cache)/動態MOS(內存)

          ROM:只讀存儲器

      注意:一個時刻只能對一個單元進行讀和寫

      (3)讀寫順序

          SAM:順序存取->磁帶

          RAM:隨機存取

          DAM:直接存取->磁盤

      (4)存儲介質

          磁芯:永久存儲(使用壽命內),速度慢

          半導體:易逝性(斷電易逝),速度高

      (5)尋址方式

          地址尋址

          內容尋址:以關鍵字來找所需信息

 

4.半導體隨機讀寫存儲器

      基本結構:

         存儲體:採用矩陣的形式進行存儲,課本P

         數據線->雙向(RAM雙向/ROM單向)     地址線->單向     地址選擇線(譯碼器譯出的線)

         地址譯碼器:單譯碼/雙譯碼(不能節省地址線的數目,可是能夠節省地址選擇線的數目,現通常都採用此結構)->用圖體會

         視頻5-2-1中12:00時介紹.

         讀/寫電路:選中存儲單元的讀/寫

         控制電路:片選線CS->先選片/讀寫控制線WE(CS與WE都是低電平有效)

 

5.高速緩衝器Cache->速度比內存快,與CPU一個級別.存儲空間比內存小不少.->Cache的速度,內存的容量

      目的:提升內存速度,解決內存與CPU速度不匹配的問題.

             CPU<->Cache<->內存

         　 CPU<->內存

      理論基礎:

         (1)時間上的局部性->某一地址空間的程序被訪問,則近期可能還會被訪問.

         (2)空間上的局部性->某一地址空間的程序被訪問,則附近空間的程序可能還會被訪問.

      CPU與Cache能夠直接鏈接,同時防止Cache中若未有程序而在內存中,因此CPU也能夠與內存進行鏈接.

      容量與命中率問題:

         (1)容量

                   太大:影響CPU效率,且硬件線路複雜,可是與Cache交換的信息量大

                   過小:命中率低

         (2)命中率

                   h=Nc/(Nc+Nm)

                   Nc/Nm爲在Cache,主存中命中的次數

      地址映射->主存中的塊如何在Cache中定位

      地址變換->主存地址如何變換成Cache地址

      全相聯映射/直接映射/組相連映射->不要求

      爲提升速度,Cache須要所有用硬件實現,Cache所有由靜態RAM組成.

      用了Cache後,以Cache的速度,之內存的容量與CPU相關聯.

 

6.動態MOS存儲器的刷新

      (1)刷新的時間間隔->必須在2ms內刷新

      (2)要求

          1)兩次刷新的時間間隔不能超過容許時間2ms

          2)刷新優先於訪存,但不能打斷訪存週期

          3)刷新期間內,不許訪存

      (3)刷新方式

          1)集中式:在2ms內,集中安排刷新時間

                      存取/刷新週期=500ns,須要刷新32行,2ms/500ns=4000,刷新時間32*500ns

                      特色:存取週期不受刷新影響,速度快存在死區,刷新期間不能讀/寫

          2)分散式:把系統週期分紅讀/寫和刷新兩個部分,其中讀/寫+刷新的時間爲系統週期

                      系統週期=500ns+500ns=1us,刷新時間爲32us

                      特色:刷新時間間隔短,就用系統週期*須要刷新的行數,無死區.系統存取週期長,下降了整機速度,不適用於Cache.

         3)異步式:將上面兩種方法結合

                      2ms/32=62.5us,其中讀/寫=60us,刷新=0.5us

                      特色:異步刷新方式仍是採起不按期刷新方式,能夠在主機不訪存的時間內刷新,這種方式取消了死區,但刷新控制線路複雜.

      (4)注意:

           1)刷新對CPU是透明的,CPU不知道刷新存在,可是它真實存在

           2)刷新按行進行,不須要列地址

           3)刷新與讀出操做類似可是又不一樣

              讀出時,要對C1或C2充電,刷新時也要對其充電,可是刷新只是補充電荷,不涉及信息輸出.

           4)刷新和重寫(再生)是兩個徹底不一樣的概念

              重寫是隨機的,某個存儲單元只有被破壞性讀出後才須要重寫./重寫是按照存儲單元進行的.

              刷新是定時的,即便許多記憶單元未長期訪問,也要及時補充電荷/刷新以存儲體的一行進行的.

 

7.存儲器芯片與CPU的鏈接->地址譯碼採用雙譯碼->節省地址選擇線的數目

      RAM芯片:地址線/數據線/片選線/讀寫控制線/電源/地線

           (1)存儲器組織

                字長擴展(將片選鏈接起來,平行擴展)/字數擴展(垂直擴展)

           (2) 與CPU連接

               存儲器--CPU/地址線--地址線(方向爲單向)/數據線--數據線(方向爲雙向)/CS--MREQ(方向爲雙向) /WE--WR(方向爲雙向) /

               地址範圍:就是0000000000-1111111111,即0000H-03FFH->看的是多少K

                              1K(2¹⁰)*4組成8K(2¹³)*8的地址範圍:->必須爲16進制

                                        0,1片:000 0000000000~000 1111111111

                                        2,3片:001 0000000000~001 1111111111

                                        4,5片:010 0000000000~010 1111111111

               看視頻5-3的11:30->特別重要

               1K(2¹⁰)*4組成8K(2¹³)*8的CPU連線:其中多的3位用來進行譯碼,A₁₀A₁₁A₁₂經過譯碼與CS_0-7相連,MREQ與A₁₀A₁₁A₁₂ 譯碼器相連

 

8.只讀存儲器ROM

      (1)特色:只能讀不能寫,即存儲的內容不能改寫,而且關機不會丟失.

          ROM(掩膜只讀存儲器)->PROM(可編程ROM,只容許寫一次)->EPROM(可擦除可編程ROM,紫外線擦除)->EEPROM(電擦除)

 

9.提升存儲器性能的技術

      (1)雙端口存儲器->爲存儲體配置兩套設備->當A讀/寫的時候,B也能夠讀/寫

          地址A          地址B

              |                  |

           譯碼            譯碼

                         |

                    存儲體

               |                 |

           數據A         數據B

      (2)主存多體交叉存取方式

          把內存分紅多個容量相同的個體,每一個個體相互獨立,都有一套本身的外圍線路,CPU能夠分時訪問每一個個體.

          存在->相關問題->後面的程序須要前面的結果/指令的相關和數據的相關

 

10.虛擬存儲器->解決容量的問題

     (1)問題的提出

         因爲成本,工藝,速度的緣由,內存的容量受到限制,用戶但願內存容量增大.

         解決辦法:

         把外存當內存用,所需的程序和數據及時自動地從外存調入內存

     (2)虛擬存儲器->對系統程序員不透明,對應用程序員透明

         由主存和輔存組成,速度至關於主存,容量至關於存儲系統.

     (3)理論依據

         一個程序運行時,在一小段時間內,只會用到程序和數據的很小一部分,僅把這部分程序和數據裝入主存儲器中.

     (4)相關概念

         1)地址(虛擬地址)->能夠很大

              程序員編程以及CPU經過指令訪問內存,所用的程序地址,尋址空間徹底由指令中地址碼成度決定,地址碼32位,尋址空間可超過4G

         2)物理地址(真實地址)

              內存實際提供的地址,尋址空間大小徹底由內存容量決定.

         3)輔存地址(磁盤地址)

         區分:形式地址,有效地址,指令的地址,指令中的地址

     (5)地址映像與地址變換

         與Cache中的相同

         地址變換通常由OS(操做系統)自動變換

     (6)實現

         軟硬件共同實現

 

11.存儲器系統的層次結構

     CPU<->Cache<->內存<->外存

     CPU<->內存<->外存

     (1)Cache<->內存

         速度接近與Cache,容量接近內存,價格接近主存,解決了高速度和低成本之間的矛盾.

     (2)內存<->外存

         速度接近內存,容量接近外存,CPU不能直接訪問輔存,輔存只與內存交換信息.

     (3)三級Cache

         主板上的Cache

         CPU內部

         CPU兩邊分離

         原則上任何外設均可以有Cache

---

 

 第六章--中央處理器--控制器

1.控制器是硬件系統的核心

  操做系統是計算機系統的核心

  加法器是運算器的核心

  控制器/運算器/Cache組成CPU

 

2.取指令:(如下都爲微操做)

     1)PC-(AR)->MAR

     2)發出讀信號

     3)M[MAR]->MDR

     4)MDR-(DR)->IR

     5)PC+1->PC

  分析指令:(從IR中分析指令)

     (1)操做碼通過譯碼器進行譯碼

     (2)分析操做數

  執行指令:

 

3.微操做信號發生器

     用於發出微操做信號

 

4.控制器的基本組成

     (1)組成原理圖,課本P

     (2)基本組成

         1)指令部件

            程序計數器PC,指令寄存器IR,指令譯碼器ID

            PC:功能->存放後繼指令（下一條指令）的地址

            注意：取指剛開始時,PC中包含的是現行指令的地址.取指完成後,PC中包含的是後繼指令，PC的位數應該與MAR(存儲器地址寄存器)的位數相同,單向

            IR:功能->存放現行指令

            注意:IR的位數等於指令字長,指令字長等於存儲字長的整數倍

            ID:功能->分析指令所表明的操做,產生相應的控制信號

         2)時序電路

              功能->產生計算機各功能部件所需的各類時序信號

         3)微操做序列造成部件(核心)

              功能->綜合指令部件提供的操做信號,時序部件產生的時序信號部件的反饋信號,造成不一樣機器指令所需的不一樣微操做指令.

         4)中斷機構:處理異常,特殊功能

         5)其餘

              地址造成部件:造成操做數的有效地址

              控制檯:實現用戶對機器的干預

              總線及控制邏輯:對總線進行管理

 

5.控制器的功能

     (1)MAR是單向的,MDR是雙向的,IR是單向的

     (2)取指令            

         1)PC-(AR)->MAR

         2)發出讀信號

         3)M[MAR]->MDR

         4)MDR-(DR)->IR

          5)PC+1->PC

     (2)分析指令

         指令在IR中進行分析:對操做碼部分譯碼,送至微操做序列造成部件,造成指令所對應的一系列微操做,地址碼部分送至地址造成部件(取決於所採用的尋址方式),造成操做數的有效地址.

     (3)執行指令

         從有效地址中取出操做數,並按照操做性質完成指令表明的各類操做.

     (4)控制主機與I/O設備交換信息

     (5)中斷控制

 

6.控制器分類

     微操做控制信號發生器是控制器的核心,根據微操做信號的產生方式不一樣,能夠把控制器分紅:組合邏輯控制器和微程序控制器兩大類.

     (1)組合邏輯控制器->純硬件實現

         特色:設計,測試,維修困難,難於實現設計自動化/速度快

     (2)微程序控制器

         程序存儲思想:

              使一條機器指令對應一個微程序序列,執行微程序序列,至關於執行指令對應的微操做序列,從而實現指令規定的操做.

         特色:調試,修改方便,但速度不及組合邏輯控制器

     注意:這兩種控制器的設計方法不一樣,可是完成的功能同樣,所產生的微操做命令序列同樣.

 

7.控制方式與時序系統

     (1)控制器的控制方式

         控制器如何在時序上對指令的執行過程實施控制.

         1)同步控制->全部指令的時間必須同樣,以最長的時間爲標準.

              在任何狀況下,已定的指令在執行時所需的機器週期數和時鐘週期都固定不變,都由CPU統一的時序信號控制(與主頻同步)

              特色:控制簡單,設計方便,實現容易,費時,效率低

              如今微,小型機中,都用改進的同步控制方式

                   中央控制:指令執行時間接近,相同的指令,由中央控制器的主時鐘實現同步

                   局部控制:少數執行時間差異大的指令,由局部控制器發出的節拍控制,可是局部控制器的時鐘也要與中央時鐘同步.

         2)異步控制(分散控制)

                 機器沒有統一的時鐘,各部件分設本身的時鐘,按照微操做實際所需,由應答線路控制.

                 機器執行指令,須要多少時間就分配多少時間.

                 特色:省時,效率高,可是控制複雜.

         3)聯合控制

                 同步與異步結合使用

                 執行時間差很少的指令用同步,執行時間差別大的,用異步.

                 通常:功能部件內,用同步;功能部件間,用異步的方式

                 特色:較折中

 

8.時序系統->產生各類定時信號,以協調各部件工做

     (1)有關概念

         1)指令週期->從取指開始,到執行完該指令所需的所有時間.

            不一樣指令,指令週期長短不一,乘法比加法費時,間接尋址比直接尋址費時.指令執行時間越長,指令週期越長.

         2)機器週期->CPU執行一個基本操做(以CPU在內存中讀取一個指令字的最短期規定CPU週期,例如:取指令,分析指令等都爲一個機器週期)所需的時間

              一個指令週期包含2~n個機器週期

              若某個機器週期被CPU用來

                   取指--CPU取指週期

                   執行--CPU執行週期

                   間址--CPU間址週期

                   處理中斷--CPU中斷週期

                   爲標誌CPU工做在哪一個週期,每一個週期設置一個週期狀態觸發器,CPU進入此週期,觸發器爲1,不然爲0.

                   存儲器中存儲的指令和數據,如何區分指令和數據?

                        從CPU取指週期取出的必定爲指令,其餘的可能爲數據.

         3)時鐘週期->微機主頻的倒數->一個機器週期包含多個節拍

              計算機中最基本的時間單位->不能在分的時間單位(與節拍區分開)

              一個時鐘週期,一個時鐘週期能夠完成一個,兩個,多個微操做

              每一個時間段對應一個電位信號,稱爲節拍電位信號->微機系統中就是一個時鐘週期

             取指令->如下爲微操做

             1)PC-(AR)->MAR

             2)發出讀信號

             3)M[MAR]->MDR

             4)MDR-(DR)->IR

             5)PC+1->PC

     (2)機器主頻16M,平均每條指令執行時間爲2個機器週期,每一個機器週期由2個時鐘週期組成,機器速度.    

              機器速度=1s/(2*2/16M)=4MIPS

     (3)兩種常見時序系統

         1)機器週期-電位-脈衝制

             一個機器週期劃分紅多若干個相等的時間段,每一個時間段對應一個電位信號(就是節拍)

             一個節拍完成一個或者幾個微操做,爲實現較強的控制,在一個節拍內設一個或幾個脈衝,做爲觸發信號

             如:寄存器在一個節拍內接受數據->微操做有:清0,打開數據傳送通路,接受->一個節拍,三個脈衝(節拍作準備,脈衝來工做)       

             注意:脈衝是一種觸發信號,並不是最小的時間單位

         2)時鐘週期時序系統

              在一些微型機中,只設機器週期和時鐘週期,不設脈衝.時鐘週期就是電位信號,也就是至關於上面的脈衝.

     (4)影響時序系統的因素

         1)指令系統->指令種類直接影響控制方式的肯定,指令所需的時間差很少採用同步,差距很大采用異步

         2)指令格式及尋址方式

 

9.CPU中寄存器設置

     (1)通用寄存器

         運算器:ACC,R組(幾~上百個)->寄存器組

     (2)專用寄存器

         指令寄存器(IR)     程序計數器(PC)     存儲器地址寄存器(MAR)     存儲器數據寄存器(MDR)　狀態標誌寄存器（PSW）->程序狀態字

     （３）CPU中的６個主要寄存器

         IR--MAR--PC--MDR--ACC--PSW

 

10.加法指令ADD R1,@R0

     取指令:(PC)->MAR,read

                M[MAR]->MDR

                ＭＤR->IR

                (PC)+1->PC

     分析指令:OP(IR)->ID

     執行指令:(R0)->MAR,read

                   M[MAR]->MDR

                   (MDR)->Y

                   (R1)->ALU_r

                   +,(Z)->R1

     上面的順序不可以改變,以上爲一個微操做序列.執行微操做序列,執行完畢後就是執行完指令

     另外一種加法指令:ADD @R1,R0

     取指令:(PC)->MAR,read

                M[MAR]->MDR

                ＭＤＲ->IR

                (PC)+1->PC

     分析指令:OP(IR)->ID

     執行指令:(R1)->MAR,read

                    M[MAR]->MDR

                    MDR->LB

                    (R0)->LA

                    +,ALU->MDR

                    Write      

 

11.組合邏輯控制器的設計

     (1)設計步驟

          1)根據用途肯定指令系統(尋址方式等)

          2)根據指令系統肯定整體結構->指令系統肯定,字長和格式都肯定,肯定數據通路等,設置的寄存器都須要肯定

          3)根據指令系統和整體結構安排時序->一個指令週期分紅幾個機器週期,一個機器週期分紅幾個節拍,一個節拍分紅幾個脈衝

          4)根據整體結構和時序系統肯定每條指令的微操做序列

          5)根據微操做序列,列出微操做時間表,設計控制邏輯

 

12.微程序控制器設計

     (1)以軟件方法進行微操做信號,以存儲邏輯控制來取代組合邏輯控制,以方便克服組合邏輯控制器設計,調試,維修,困難等缺點.

     (2)主要思想:存儲邏輯->代替組合邏輯

          將全部的微操做指令所有合成一個大的集合,取指令/執行指令的時候,若裏面包含其中的微操做則顯示爲1,沒有則顯示爲0,造成一個新的微程序.

          _ _ _ _ _ _ _ _ _ _/1000011000,其中_ 爲全部的微操做集合,1/0分別表示有仍是沒有,有1的時候執行,0則表示不執行.

          機器指令與微指令的區別:

               不一樣的機器指令,對應不一樣的微程序,將這些微程序存儲於控制存儲器中.執行機器指令時,只須要執行對應的微程序.

               機器指令          有序的集合->程序          存儲位置->存儲器

               微程序             有序的集合->微程序       存儲位置->控制存儲器(只讀)

               一條機器指令:取指,執行兩個階段

               取指                         執行

               取指微程序段           執行微程序段

     (3)相關概念:

          微命令:控制器控制部件經過控制線向執行部件發出的各類控制命令.

          微操做:執行部件接受所執行的操做.

          注意:一個微命令對應一個微操做

          微指令:在機器的一個CPU週期(機器週期),一組實現必定操做功能的微命令的組合

                    機器指令->操做碼|地址碼

                    微指令->微操做碼|微地址碼--微地址碼部分:給出下一條微指令的地址

          微程序:微指令序列

          控制存儲器:存放微程序的存儲器,通常爲ROM

          微地址:控制存儲器的單元地址

          微週期:取出並執行一條微指令所需的時間->一個節拍?

          指令週期:取出並執行一條指令所需的時間

 

13.組成部件->沒有uMDR

     uCM:控制存儲器,存微程序->至關於存儲器

     uMAR:控存地址寄存器->至關於MAR->首址放於uCAM

     uIR:微指令寄存器,存微指令->至關於IR->由微操做碼和微地址碼(下一條微指令地址,自動+1)組成

 

14.工做過程

     (1)工做前:

          微程序->uCM

          機器指令首地址->PC

          對應微程序首址->uMAR

     (2)機器指令:取指週期,執行週期     取指週期->取指微程序(對不一樣的機器指令,所有相同)     執行->執行微程序

     (3)一條機器指令執行過程:

           1)取指週期(公操做->所有相同)

                微首址     

                    |

                uMAR-(微指令)->uIR->uOP:微操做命令/uD:下一條微操做的地址

          2)執行週期

               OP     |     D----->注意:執行的微操做是從指令的操做碼中得出的

                 |

                 ---------->uMAR------>同上

     (4)微指令地址造成方式

          機器指令的OP直接給出->僅負責給出"執行"階段所對應的微程序的首地址,除首地址外,其他首地址都是從微地址中給出

          微指令的微地址碼字段給出

 

15.CPU中流水線結構

     對指令的控制:

           時序:同步,異步,聯合方式->前面內容見7

           指令執行:順序,重疊和流水    

     (1)指令的順序控制

          就是指令順序的執行一遍

          取指:內存,IR,總線忙,運算器空閒

          執行:運算器忙,其餘空閒

     (2)重疊技術->取指和指令重疊,CPU工做週期沒延長,使用一套分析部件和一套執行部件->不能兩個同時分析/執行

          就是一條指令尚未執行完畢就開始執行下一條指令

          取指     分析     執行

                                  取指     分析     執行

     或

          取指     分析     執行

                      取指     分析     執行

                                  取指     分析     執行

          注意:

               1)重疊不能加快一條指令的實現,只能加快相鄰的兩條或一段程序的實現.

               2)不能增長功能部件爲前提

               3)實現重疊,控制困難

     (3)流水技術->由重疊發展而來->高程度的重疊

          1)思路:將一個複雜過程分紅多個需時相等的子過程,每一個子過程由一個獨立的功能部件完成

               入->取指->譯碼->取數->執行->出(就是將重疊進行進一步的細化)

          2)須要的總時間:n*t+(n-1)*t

          3)注意:->浮點數的加減法運用流水的方式實現

               流水線只能使用一套功能部件

               要保證流水的效率,必須使流水線不斷流

               流水控制要解決許多控制上的問題

---

 

  第七章--總線系統

1.總線概念

     總線：計算機多個功能部件間進行信息傳送的公共通路 。

    

2.總線基本特徵：

     (1)共享性：多個部件連接在同一個總線上,各部件相互交換信息都經過這組總線傳送.

     (2)分時性：同一時刻只能在一對部件之間傳送信息,系統多個部件不能同時傳送信息.

 

3.總線特性

     (1)物理特性:連接方式

     (2)功能特性:總線是地址線仍是數據線,仍是控制總線

     (3)電氣特性:傳遞方向是單向仍是雙向

     (4)時間特性:什麼時間有效

 

4.總線性能指標

     (1)總線寬度->傳輸的二進制位數

     (2)標準傳輸率->總線上每秒傳輸的最大字節量

               總線寬度32位,時鐘頻率33MHz,最大數據傳輸速率=132MB/s(過程:32*33/8=132)

     (3)總線帶寬->總線能達到的最高傳輸率

 

5.總線傳送方式

     (1)串行傳送->按照位進行傳輸

     (2)並行傳送->有多少二進制位,就有多少條傳輸線

     (3)分時傳送

 

6.單總線結構:

     優勢:設備擴充,增減方便,靈活

     缺點:分時使用總線

   雙總線結構:

     面向CPU:

          優勢:簡單,對總線傳輸速率要求低

          缺點:I/O設備與內存交換信息需經CPU,CPU效率低

     面向存儲器:

          優勢:存取速度高,減輕系統總線負擔

          缺點:硬件成本高,控制邏輯複雜

   三總線結構:->系統總線,存儲總線,I/O總線

 

10.總線控制(考題:爲何設置總線判優控制?常見的集中式總線控制幾種方法?各有特色?那種速度最快?那種最敏感?)

     爲何設置總線判優控制?->解決多部件同時申請總線的使用權分配問題

     (1)總線仲裁->當多個部件同時申請時,決定哪一個部件使用總線

               1)說明:

                       a)連接到總線的功能模塊有主動和被動,CPU能夠爲主方也能夠爲從方,存儲器必定爲從方,總線操做只能有一個主方佔用總線.

                       b)必須有總線仲裁部件決定

                       c)採用優先級和公平策略仲裁

               2)按照總線仲裁電路的設置不一樣，仲裁方式分爲集中式仲裁和分佈式仲裁兩類。

                    集中式 ->總線仲裁控制邏輯集中在一處

                         a)鏈式查詢方式 ->BR-總線請求信號；BG-總線受權信號；BS-總線忙

                              鏈式查詢的過程：

                                   總線仲裁器接到總線請求後，若BS=0，則總線受權信號串行地從一個I/O接口傳送到下一個I/O接口；

                                   假如BG到達的接口無總線請求，則繼續往下查詢；

                                   假如BG到達的接口有總線請求，BG信號便再也不往下查詢，該I/O接口就得到了總線控制權，使BS=1。

                              特色：

                                   判優方法簡單，擴充設備容易；

                                   總線請求優先級較低的設備容易被忽略；

                                   總線受權信號串行傳送，因設備的差錯，容易形成堵塞。

                              優勢：只用不多幾根線就能按必定優先次序實現總線仲裁。

                              缺點：對詢問鏈的電路故障很敏感。

                         b)計數器定時查詢方式->多了一組設備地址線,少了一根總線容許線BG

                              計數器定時查詢過程：

  各設備經BR發出請求；

  總線仲裁電路判斷：當BS=0時，開始計數；

  計數值經地址線送各設備：計數值=某設備地址，該設備獲總線受權；

  當計數從0開始時，誰的地址號越小越優先，當計數值從終止點開始，全部設備優先級相同。

                              優勢：比較靈活。

                              缺點：線數比較多。

                         c)獨立請求方式->每一個設備有獨立的BR和BG。 當有總線請求時，有總線總裁內部進行判優裁決。

                              優勢：判優及相應的速度快；優先次序控制靈活。

                              缺點：設備、電路複雜。

                    分佈式->不須要中央仲裁器,以優先級總裁策略爲基礎.

 

11.總線的定時

     (1)總線一次信息傳送過程:請求總線->總線仲裁->尋址->信息傳送->狀態返回

          同步定時->按照統一的時鐘進行同步

          異步定時

 

12.接口的功能

     1．設置數據的寄存、緩衝邏輯，以適應CPU與外設之間的速度差別；

     2．可以進行數據類型、格式等方面的轉換；

     3．可以協調CPU和外設二者在信息的類型和電平方面的差別；

     4．協調時序差別；

     5．地址譯碼和設備選擇功能；

     6．設置中斷和DMA控制邏輯，以保證在中斷和DMA容許的狀況下產生中斷和DMA請求信號，並在接收到中斷和DMA應答以後完成中斷處理和DMA傳輸。

 

---

 

 

第八章--輸入輸出系統

1.中斷系統->程序安排一條指令啓動外設,外設準備,CPU繼續執行源程序,準備好後發出中斷請求->一次中斷只傳送一個單位數據,一個字或一個字節

     (1)中斷與轉子的區別

          1)轉子是程序安排好的,事先安排的,中斷可能是一些特殊狀況,隨機的

          2)轉子程序之間有聯繫,而中斷程序沒有聯繫

          3)中斷過程複雜,中斷多有硬件實現.

     (2)中斷類型

     自願中斷:人爲設置

     強迫中斷

          處理方式:

               程序中斷/簡單中斷(DMA)

          中斷源:

               可屏蔽中斷/不可屏蔽中斷

     (3)中斷過程

          1)中斷請求

               CPU在現行指令週期結束後才查詢有無中斷請求.

               每一箇中斷源必須設置中斷請求觸發器IQ,保存請求信號.

               中斷屏蔽觸發器IM,反應主機是否容許I/O設備提出中斷請求.IM=1說明屏蔽,請求不送CPU

          2)排隊判優

               可由硬件或者軟件實現

          3)中斷響應

               條件:

                    a)一條指令執行完畢

                    b)IQ=1,IM=0

                    c)開中斷

               關中斷->保護舊現場(使用堆棧)->創建新現場

               爲何關中斷?

                    要保護舊現場.

               關中斷後外來更高級的中斷怎麼辦?

                    中斷處理時在使用

          4)中斷處理

               開中斷->運行中斷程序->關中斷->恢復舊現場

          5)中斷返回

     (4)多重中斷

          1)條件:

               a)CPU響應中斷後,開中斷,響應更高級別中斷

               b)優先級高的中斷源才能中斷優先級低的中斷源

          2)中斷處理順序

               1->2->3->4,屏蔽字設置?->1的優先級最高,4的最低

                1     2     3     4

            1  1     1     1     1

            2  0     1     1     1

            3  0     0     1     1

            4  0     0     0     1

     (5)中斷特色

          1)能響應外設的隨機請求

          2)CPU與外設並行工做(必定程度)

          3)對於高速外設,頻繁中斷會使其效率降低,CPU不及時響應請求會形成信息丟失

 

2.直接存儲器存儲方式DMA->內存與外設之間設置DMA

     (1)DMA產生的緣由:對於高速外設,頻繁中斷會使其效率降低,CPU不及時響應請求會形成信息丟失.

     (2)高速外設採用DMA,高速外設不採用中斷的方式.

     (3)概念:->內存與外設之間直接傳送數據的通路

          徹底由硬件實現的I/O實現方式.在I/O設備與主存之間創建傳送數據的通路,在DMAC的控制下進行數據交換,不須要CPU干預.

     (4)基本操做

          1)外圍設備發出DMA請求

          2)CPU響應請求,DMAC接管總線控制

          3)DMAC對內存尋址

          4)向CPU報告DMA操做結束

     (5)DMA與內存交換信息時,此時CPU一直工做,要是CPU請求訪內,該如何處理?

          1)CPU停機法:DMA優先擁有總線使用權,直至數據傳送完畢,CPU才執行訪內.->DMA不優先致使信息丟失

                  特色:控制簡單,適用於數據傳輸率極高的設備.

               CPU與內存效率低

2)週期竊取法:DMA優先,竊取1~2個週期,交換1~2個單位的數據,CPU訪內

       爲何DMA優先?

          I/O操做有時間要求,前一個I/O數據必須在下一個I/O數據訪內請求到來以前完成,不然形成數據丟失

       特色:

          實現I/O傳送,發揮了CPU與內存的效率,經常使用

3)交替訪存法:系統週期分紅兩部分:一個給DMA,一個給CPU

       特色:不中止源程序的執行,保證DMA完成,一個高效方式,硬件成本高

     (6)DMA特色

          1)I/O與內存交換信息,不佔用CPU,CPU效率高.

          2)DMA交換一批數據開始前和開始後,仍要以中斷方式進行處理.

          3)DMA與中斷方式,有區別可是又互相配合.

---

 

第九章--外部設備

1.內存->半導體->速度快,容量小

   外存->磁性->容量大,速度慢

 

2.磁盤:最上面的一層和最下面的一層不記錄數據.->正反均可以存數據

     有效記錄面:m-2(m爲多少面)

 

3.磁盤的磁道->最外面爲0,最裏面的爲n->都是同心圓

     每個磁道上有扇區->每一個扇區存儲512B->最裏面的密度最大,最外面的密度最小

 

4.存取方式:

     磁頭移動的位置爲隨機的,磁道順序存放信息.

 

5.存儲容量

     C=n*k*s(n:面數,k:道數/面,s:位數/道)

     容量(B)=柱面量*磁頭數*扇區數*512

     格式化容量:容量(B)/1024

     出廠容量:容量(B)/1000

---

轉載請註明出處, O(∩_∩)O謝謝