計算機組成原理實驗 單總線CPU設計(變長指令週期3級時序)(HUST)思路總結

計算機組成原理實驗 單總線CPU設計(變長指令週期3級時序)(HUST)思路總結 變長指令週期3級時序單總線CPU設計和定長指令週期的設計類似，區別在於時序發生器狀態機和輸出函數的設計，以及硬佈線控制器的連接，其他設計均一樣。在這我總結下與定長指令不同的設計。 第2關 時序發生器狀態機設計 重點在於S3的次態分析，S3的次態還與與譯碼信號有關，關於S3狀態轉換表應爲 其中，注意當譯碼信號均爲0時，

>>阅读原文<<