quartus軟件中FIFO配置過程

FIFO的配置過程介紹 1、建立FIFO 2、建立一個新的 3、找到FIFO 選擇Verilog hdl 並命名。 4、然後到了設置界面 這裏包括：位寬設置爲16，深度設置爲1024，選擇輸入時鐘與輸出時鐘不同。 然後，選擇默認 5、然後選擇輸出的信號 第三頁(第二頁默認)，因爲這是同步FIFO即讀寫頻率一致，所以不需要考慮是否處在數據溢出或者空的情況，只需要設置足夠的FIFO深度即可。另外在設置

>>阅读原文<<