FPGA設計心得（4）Aurora IP core 的定製詳情記錄

文章目錄 寫在前面 IP覈定制頁面預覽 IP覈定制詳解 lane width Line Rate GT REFCLK (MHz) INIT clk (MHz) DRP clk (MHz) Dataflow Mode Interface Flow control Back Channel GT selection 寫在最後 同行邀請 參考資料 寫在前面 很久沒有在夜裏寫博客了，現在是凌晨3點多，寫這

>>阅读原文<<