華科計算機組成原理實驗（詳細註解） 運算器設計(HUST) Educoder平臺 Logisim環境

第1關：8位可控加減法電路設計 第2關：CLA182四位先行進位電路設計 調整的位置 第3關：4位快速加法器設計 全加器FA可以通過第一關複製得到 第4關：16位快速加法器設計 第5關：32位快速加法器設計 第四關複製粘貼稍微調整線路得到 第6關：5位無符號陣列乘法器設計 若測試不通過，可以重新連接或換一個文件複製粘貼 第7關：6位有符號補碼陣列乘法器 注意在元件的屬性中調整位寬 第8關：乘法流水

>>阅读原文<<