華科 計算機組成原理 上機實驗二

實驗內容： 0. 八位串行加法電路設計 1.八位串行可控加減法法電路設計 利用已經封裝好的全加器（封裝 1）設計 8 位串行可控加減法電路 2. 四位先行進位電路 3.(1) 四位快速加法器設計 利用已經前一步設計好的四位先行進位電路構造四位快速加法器 (2) 十六位快速加法器設計 利用四位先行進位電路和四位快速加法器構造十六位組間先行進位，組內先行進位快速加法器 (3)32位快速加法器設計 利用

>>阅读原文<<