FPGA基礎知識24(xilinx 高速收發器系列:Xilinx 7 系列的時鐘資源(1))

來自:http://xilinx.eetrend.com/blog/9748   談到數字邏輯,談到FPGA設計,每位工程師都離不開時鐘。這裏我們簡單介紹一下xilinx 7 系列中的時鐘資源。時鐘設計的好壞,直接影響到佈局佈線時間、timing的收斂情況,FPGA的時鐘設計非常重要,認識FPGA的時鐘資源很有必要。   FPGA設計是分模塊的,每個模塊都有自己的時鐘域。FPGA有很多的對外外設接
相關文章
相關標籤/搜索