verilog初學時候的總結

零，關於寫verilog代碼寫激勵的總結：數據結構 1，激勵（test_name.v）：當作一個總體,：dom module test_name;函數 reg+wire;（全部的輸入輸出的，中間變量的不寫）工具 name 別名（ .xxx(yyy) );設計 always #1 CLK=~CLK;blog initial begin all input+output初始化 end字符串 附：仿真控

>>阅读原文<<