一種基於FPGA硬件求解對數的簡化方法

本文研究了一種運用FPGA進行數據處理的方法，包括：提取輸入數據的高log2M個比特位的數據，作爲高有效位，根據預先設置的目標函數的計算表格，查找所述高有效位對應的目標函數值y(n)以及高有效位+1對應的目標函數值y(n+1);提取輸入數據的剩餘比特位數據，作爲低有效位，並將所述低有效位與y(n)和y(n+1)的差值相乘，得到偏移值off(n)，將該偏移值與所述高有效位對應的目標函數值y(n)相加

>>阅读原文<<