[IC]Lithograph(1)光刻技術分析與展望

文章主體轉載自：

1.zol摩爾定律全靠它 CPU光刻技術分析與展望

2.wiki：Extreme ultraviolet lithography

3.ITRS 2012

1. 光刻技術組成和關鍵點

  ● 光刻技術的組成與關鍵點

　　光刻的基本原理是利用光致抗蝕劑（或稱光刻膠）感光後因光化學反應而造成耐蝕性的特色，將掩模板上的圖形刻制到被加工表面上。

主要組成部分以下：

• 光源
  
  • 功率W
  • 波長$ \lambda $

• 光學透鏡
  • 透射式透鏡（248nm、193nm)
  • 反射式透鏡（157nm）
• 掩膜版
  • 由透光的襯底材料（石英玻璃）和不透光金屬吸取層材料（主要是金屬Cr）組成。
  • 一般要在表面澱積一層抗深紫外光損傷的增光型保護塗層

 　　　　

　　　　　　　　　　　　　　　圖1.光刻技術的原理圖

　　光刻技術的不斷髮展從三個方面爲集成電路技術的進步提供了保證：其一是大面積均勻曝光，在同一塊硅片上同時作出大量器件和芯片，保證了批量化的生產水平；其二是圖形線寬不斷縮小，使用權集成度不斷提升，生產成本持續降低；其三，因爲線寬的縮小，器件的運行速度愈來愈快，使用權集成電路的性能不斷提升。隨着集成度的提升，光刻技術所面臨的困難也愈來愈多。

光刻技術面臨的困難與挑戰
≥32納米	內容概要
光學掩膜版圖形分辨率增強技術的研發和後光學成像技術掩膜版的製造	控制圖形的對準，線寬和缺陷，使用亞分辨率輔助圖形技術；掌握曝光過程當中缺陷的產生；制訂193nm工藝平臺上實現小於45納米半間距線寬工藝圖形所需掩膜版的放大倍率，並研發基於小像場使用的補償模式；製造用於後光學成像技術的1倍五缺陷膜版
成本控制和投資回報	控制設備、工藝的投入產出比，制形成本可接受且適用的光學掩膜版和用於後光學成像技術的掩膜版；合理調配資源，杜絕浪費，研發450mm硅片生產設備
工藝控制	控制柵電極的線寬變化＜4nm，研發新的圖形對準技術＜11nm；控制線寬邊緣粗糙度表現；控制測量引入線寬變化和缺陷＜50nm；採用更精確的光刻膠模型，採用更精確的OPC模型，並基於光學極化效應確認其表現；控制並校訂光刻設備的光散射，尤爲針對極紫外線光刻設備；採用利於光刻工藝的設計和成產要求優化的設計方案
沉浸式光刻技術	控制沉浸式光刻技術生產中產生的缺陷、研發、優化光刻膠的組成，使之具有和液體以及頂部疏水層良好的兼容性，研發折射率＞1.8的光刻膠；折射率＞1.65的浸沒液體以及折射率＞1.65的光學鏡頭材料
極紫外線光刻技術	製造低缺陷密度的掩膜基板；研發功率＞115瓦的光源系統以及長壽命低損耗的光學部件；研發線寬邊緣粗糙度＜3nm，感光靈敏度＜10ml/cm2 ；分辨率＜40納米半間距線寬工藝圖形的光刻膠；製造＜0.01nm均方根偏差和小於10%本徵光散射的光學部件；控制光學部件的污染，研究不使用有機保護薄膜的掩膜版保護；研究與光學成像工藝生產設備的兼容性

• 光刻技術主要指標：
  • 分辨率W（resolution）-> 光刻系統所能分辨和加工的最小線條尺寸
  • 焦深（DOF-Depth Of Focus）-> 投影光學系統可清晰成像的尺度範圍
  • 關鍵尺寸（CD-Critical Dimension）控制
  • 對準和套刻精度（Alignment and Overlay）
  • 產率（Throughout）
  • 價格

　　其中，分辨率是決定光刻系統最重要的指標，也是決定芯片最小特徵尺寸的緣由。 
其由瑞利定律決定：$R=k_1 \frac{\lambda}{NA}$，其中$ \lambda $是光刻波的波長。

• 主流光刻技術:
  • 248nm DUV技術 （KrF準分子激光）-> 0.10um 特徵尺寸
  • 193nm DUV技術 （ArF準分子激光）-> 90nm特徵尺寸
  • 193nm 沉浸式技術 （ArF準分子激光）-> 65nm特徵尺寸

　　　　

　　　　　　圖2.ASML-XT1950i-EUV光刻機　　　　　　　　　　 　　　　圖3.尼康的193nm沉浸式光刻機

分辨率加強技術(RET):

• Step-Scan 技術
• 偏軸照明(OAI)
• 鄰近效應校訂(OPC)
• 移相掩膜(PSM)
• 具備化學加強放大功能的快速感光光刻膠
• 光刻膠修剪(Resist Trimming)
• 抗反射功能和表面感光後的多層光刻膠

2. 光波的特性與蝕刻

　● 光波的特性與蝕刻

　　在瞭解幾種目前活躍的光刻技術以前，咱們先來了解光波的特性。光波有多種頻率。頻率是指任意時間間隔內（一般爲一秒鐘）經過空間中某一點的波數。它的計量單位是周（波）/秒，或赫茲（Hz）。可見光的頻率稱爲顏色，範圍是430萬億Hz（紅色）到750萬億Hz（紫羅蘭色）。固然，頻率的總範圍超出可見光譜以外，從不足十億Hz的無線電波到超過30億Hz的伽馬射線。

　　　　

   　　　　　　　　　　　　　　圖4. 光波的頻率與能量

　　如上文所述，光波是能量波。光波的能量大小與其頻率成必定比例：高頻光的能量較高，低頻光的能量較低。所以，伽馬射線的能量最高，無線電波的能量最低。在可見光中，紫光能量最大，而紅光能量最小。

　　　　

　　　　　　　　　　　　　　圖5.EUV極端遠紫外光所處的位置　　

　　上圖中，咱們能夠明確看到EUV極端遠紫外光在光譜中的位置，這是一種波長極短的光刻技術，其曝光波長大約爲13.5nm。按照目前理論上認爲的波長與蝕刻精度關係，EUV技術可以蝕刻出5nm如下工藝的晶體管。

　　隨着集成電路產品技術需求的提高，光刻技術也不斷地提升分辨率，以製做更微細的器件尺寸。全球光刻技術的進程。傳統上提升光刻技術的分辨率無非是縮短曝光波長及增大鏡頭的數值孔徑NA，一般縮短波長是最有效的方法之一。

　　可是目前在縮短波長方面，各家光刻設備商都遇到的困境，或者說縮短波長已經成爲整個行業最大的挑戰。在各類活躍的光刻技術中，EUV技術擁有最短的曝光波長，可是目前推動很是艱難，而193nm傳統光學光刻技術雖然老邁，可是加入了沉浸式技術配合以後，已經可以延伸到22nm左右工藝中。

2. 若干經常使用光刻技術

2.1 最爲活躍的193nm浸入式光刻技術簡介

　　直至2002年末浸入式技術迅速成爲光刻技術中的新寵，而此前業界並無認爲浸入式技術有如此大的功效。由於此種技術的原理清晰及配合現有的光刻技術變更不大，得到了人們的極大讚揚。

　　　　

　　　　　　　　　　　　　　　　圖6.傳統乾式光刻技術

　　在傳統的光刻技術中，其鏡頭與光刻膠之間的介質是空氣，而所謂浸入式技術是將空氣介質換成液體。實際上，浸入式技術利用光經過液體介質後光源波長縮短來提升分辨率，其縮短的倍率即爲液體介質的折射率。例如，在193nm光刻機中，在光源與硅片（光刻膠）之間加入水做爲介質，而水的折射率約爲1.4，則波長可縮短爲193/1.4=132nm。

　　　　

　　　　　　　　　　　　　　　　圖7.浸入式光刻技術

　　若是放的液體不是水，或者是其它液體，但折射率比1.4高時，那實際分辨率能夠很是方便地再次提升，這也是浸入式光刻技術能很快普及的緣由。

　　浸入式技術目前採用的是兩次去離子的蒸餾水，碰到主要的問題以下：

　　在浸入式光刻機系統中，因爲多種緣由均可能產生氣泡，如減壓、氣泡表面的空氣滲透、硅片表面的空氣吸入或者與光刻膠表面的做用等。曾經做了氣泡從造成到破裂的壽命試驗，實驗發現（包括理論的估計）微細氣泡的壽命正比於它的直徑，許多微細氣泡在破裂以前實際己經分解。

　　193nm浸入式光刻技術是全部活躍的光刻技術中最爲長壽最富有競爭力的，從這項技術一經提出，就得到了全球半導體廠商的一致承認。由於它的構成方法可行而且投入小，除了節省設備製造商以及製程採用者大量研發及導入成本以外，它還擊敗開發過程問題重重的157nm光源的乾式光刻技術。

2.2 生不逢時的157nm乾式光刻技術

　　157nm光刻，傳統上被稱爲光學方法的極限，其光源採用氟氣準分子激光，發出波長157nm附近的真空紫外光。總的來講，目前氟氣準分子激光器功率己可達20W，157nm光刻尚處在研發之中。

　　繼深紫外光（193nm）光刻技術以後，真空紫外光刻技術快速發展，最初的應用目標是65 納米技術節點。其光源採用氟氣準分子激光，激發出波長157nm附近的真空紫外光，目前氟氣準分子激光器已經商品化，商業上已生產出20 瓦功率的157 納米激光器。

　　波長短到157nm時，大多數的光學鏡片材質在短波長下都是高吸取狀態，會將激光的能量吸取，受熱膨脹的影響而形成球面像差。而氟化鈣爲低吸取材質，便成爲157nm光刻技術中光學鏡片的主要材質。近年來氟化鈣鏡片的研磨技術越來越成熟，鏡片的表面粗糙度已經能夠小於0.2nm，其吸取係數可至0.001cm-1。

　　目前157nm光刻的主要困難以下：

　　當波長短到157nm時，大多數的光學鏡頭材料都是高吸取態，易將激光的能量吸取，受熱膨脹後而形成球面像差。目前只有氟化鈣爲低吸取材料，可供157nm使用。目前二氟化鈣鏡頭結構在雙折射等技術問題方面尚沒法解決，加之產量需求少，而投入很是大。形成成本昂貴。

　　有機材料的軟Pellicle不可能承受157nm的輻射（因輻射吸取熱量太大），而無機材料的硬Pellicles必須用熔融的石英材料經特殊的加工製成，加工成很是薄的材料很是困難，800μm的厚度就可能由於重力而下垂。

　　2003年對於全球半導體工業是個值得回憶的年份，5月份Intel公司忽然宣佈放棄157nm技術，將繼續使用193nm浸入式光刻技術進行65nm及45nm的製程，並繼續拓展193nm浸入式光刻技術，使之可以適應更深層次的工藝需求，同時計劃採用極短紫外光（EUV）來製做22nm如下的製程。

　　Intel的此舉尤如重量級炸彈同樣，由於實則上將157nm技術跳了過去。衆所周知，Intel是全球光刻設備最大的買主，Intel的任何動做，將在全球半導體業界引發極大的反響。而不採購157nm光刻相關設備，則意味着Intel放棄了這個被稱爲傳統意義上光學極限的光刻技術。

　　　　

　　　　　　　圖8.ITRS 2005路線圖實際上已經把157nm光刻技術拋棄

　　儘管Intel宣佈決定放棄157nm光刻，可是業界在157nm光刻技術的進程並無所以停頓，至少在32nm光刻技術的選擇方法中是一個重要的籌碼，由於157nm也能附加浸入式技術而提升分辨率。

2.3 前景光明的EUV極端遠紫外光刻

隨着光刻技術的進步，在157nm以後人們稱之爲下一代光刻技術（NGL）。其中EUV是最有前途的方法之一，也是今天咱們討論的主角。EUV技術最明顯的特色是曝光波長一會兒降到13.5nm，在如此短波長的光源下，幾乎全部物質都有很強的吸取性，因此不能使用傳統的穿透式光學系統，而要改用反射式的光學系統，可是反射式光學系統難以設計成大的NA，形成分辨率沒法提升。

　　　　

　　　　　　　　　　　　　　圖9.發展中的EUV光刻技術

　　EUV技術還有些其它優勢，如可通用KrF曝光中的光刻膠以及因爲短波長，不須要使用OPC（光鄰近效應的圖形補償）技術等，大大下降了掩模成本。

　　EUV技術的主要挑戰以下：

　　美國Cymer公司從1997年起就開始EUV光源的研製，目前的技術路線有三種：第一種源自Cymer的高密度等離子體激光器；第二種是放電型等離子體激光器（DPP）；第三種是基於激光產生等離子體（LPP）技術。爲實現芯片批量生產須要高功率的激光器，同時又是下降EUV光刻機的關鍵。目前EUV光源的功率己可達10W，試驗樣機的要求是30W，而真正知足批量生產要求是100W。

　　在EUV光刻技術中，因爲掩模是採用反射式（一般都是穿透式），因此掩模的製做十分困難。通常採用80層堆疊的Mo/Si薄膜，每個Mo（鉬）層與Si（硅）層的厚度分別爲2.8nm及4.0nm。並且要求每層必須絕對平滑，偏差只允許一個原子大小，因此如何製做多層塗布低缺陷的掩模還是個大挑戰。目前認爲在掩模上的顆粒尺寸在50nm時就沒法接受，因此一般要採用掩模修正技術，如離子銑，或者用電子束在局部區域加熱氣化修正多餘的圖形等。另外涉及到掩模的儲存、運輸及操做也很是困難。

　　從EUV輻射的殘骸可能破壞EUV系統的光學鏡片，做爲近期目標，鏡片的壽命至少要幾個月。業界爲了EUV，即下一代光刻技術付出了許多努力，如美國的EUVLLC、歐洲的EU41C、日本的ASET及EUVA等公司。

3. EUV技術

3.1  EUV技術原理淺析

　　爲了繼續縮小線寬，擴大芯片容量，人們一直在開發新的集成電路生產技術。如：X射線接近式光刻、電子束投影光刻、離子柬投影光刻和軟X射線投影光刻等。爲了強調軟X射線投影光刻與現有光刻的連續性，如今廣泛稱其爲「極紫外投影光刻」。極紫外投影光刻EUV的幾個關鍵技術已經突破，最有但願成爲下一代集成電路的生產技術。它採用13nm的工做波長，理論上適用於線寬22nm如下的集成電路生產。

　　EUV是目前距實用化最近的一種深亞微米的光刻技術。他仍然採用前面提到的分步投影光刻系統，只是改變光源的波長，即採用波長更短的遠紫外線。目前已經採用248nm、193nm的準分子激光光刻出0.18um的細線條，在採用近程校訂、移相掩膜等新技術後可達到0.15um。波長爲157nm的準分子激光光刻技術也將近期投入應用。若是採用波長爲13nm的EUV，則可獲得0.1um的細條。採用的EUV進行光刻的主要難點是很難找到合適的製做掩膜版的材料和光學系統。

　　關於EUV理論上的探討和初步的實驗在 80年代中期就有學者作過相關工做。但一直到90年代末期，芯片工藝的飛速發展以及微縮過程當中所遇到的種種難題才使得工業界產生了緊迫感。並且集成電路發展的過程也清楚地顯示，若是不對當前的芯片工藝作大刀闊斧的改進，儘快地推出EUV工藝，摩爾定律甚至整個芯片工業都將面臨史無前例的危機。

　　1997年由Intel、AMD、Micron、Motorola、SVGL、USAL、ASML組成極紫外有限公司（EUVLLC）和在加州的三個國家實驗室成立。

　　EUV系統主要由四部分構成： 

• 極端紫外光源
• 反射投影系統
• 光刻模板（mask）
• 可以用於極端紫外的光刻塗層（photo-resist）　

　　　　

　　　　　　　　　　　　　　　　　　圖10.EUV光刻技術原理

　　不管是哪一個部分，傳統的光刻工藝都無用武之地，須要從新設計。

　　極端紫外光源很是難設計，現有的激光器在極端紫外光譜輸出功率低，沒法達到光刻所需的能量要求。而讓問題變得更復雜的是，極端紫外光會被絕大多數的材料吸取，包括空氣，傳統的光刻透射投影設備等。

3.2  EUV技術目前的定位困境

　　因爲193nm沉浸式工藝的延伸性很是強，同時EUV技術耗資巨大進展緩慢。如今各家廠商對於EUV光刻目前的應用，基本上能夠用絕望來形容，可是對於這項技術將來的前景，全部開發商都從未放棄。EUV的問題到如今都還沒找到合適的快速穩定性變的光溶膠，找不到合適的光溶膠，刻深和侵蝕速率就沒辦法控制。

　　　　

　　　　　　　　　　　　　　　　圖11.EUV技術所須要的掩膜

　　各家廠商都清楚，半導體工藝嚮往下刻，使用EUV技術是必須的。並且EUV技術也能經過液相折射來下降波長，由於全部折射均可以下降波長，也就是說EUV技術能夠有效拓展工藝深度。可是如今困擾光刻膠的問題不是波長，而是頻率，光的能量不夠，就沒辦法誘發反應。波長越短，頻率越高，光的能量正比於頻率，反比于波長。可是由於頻率太高，傳統的光溶膠直接就被打穿了。如今材料學，固體物理和凝聚態物理已經從所有方向上開始制約半導體工藝的發展了。

　　　　

　　　　　　　　　　圖12.在45nm工藝的蝕刻方面，EUV技術已經展示出一些特色

　　因此如今EVU技術要突破，從外部支持來說，要換光溶膠，可是合適的一直沒找到。而從EUV技術自身來說，同時儘量的想辦法下降輸出能量。

　　Intel和IBM還有AMD都已經用EVU蝕刻出一些圖案，問題是否是光刻出圖案就能夠了，影響刻蝕質量的因素除了邊緣穩定性，還有刻深。

　　EUV（極紫外線光刻技術）是下一代光刻技術（<32nm節點的光刻技術）。它是採用波長爲13.4nm的軟x射線進行光刻的技術。英特爾、IBM是EUV光刻技術的積極支持者，ASML、尼康、佳能是EUV光刻機的開發商。根據2007年獲得的資料，ASML已研製出2臺試用型EUV光刻機供32nnl工藝研發用，不做生產用，設備名稱AlphaDemoTool（ADT），價格6500萬美圓。一臺給美國紐約州Albang大學納米科學與工程學院（CSNE），另外一臺給比利時IMEC微電子中心。

　　根據ASML官網的消息，Apart from the two prototype machines (see above), ASML had orders for six NXE:3100 systems, all of which have been shipped. ASML has received 11 orders for the following model, NXE:3300B.

　　　　　

　　　　　　　圖13.臺積電公司訂購ASML公司極紫外光刻系統Twinscan NXE3100

　　近年來，EUV光刻技術研究成果與戰績：

　　一、2004年9月日本EUV光刻系統開發協會表示，正在瞄準CO2激光光源，它可下降激光成本20％。該協會正在研究2種光源，一是成本較高的激光產生的等離子，在中等聚焦下，消耗3.1W功率。若添加一個調壓放大器，將YAG激光功率從如今的1.3 kW提升到1.5 kW，最終達4 kW 目標；二是存在碎片問題的放電產生等離子。

　　二、2005年德國xfreme Tech公司開發出800W EUV光源，2010年可達1000W。

　　三、2006年9月歐洲Focus GmH、Bielefeld大學和Maine大學聯合推出用於EUV光刻機的光致電子顯微鏡，它對芯片不產生破壞做用，測量精度可達20nm特徵尺寸。它是歐洲委員會資助EUV開發More Moor項目，爲期3年（2004~2006年），投資2325萬歐元。

　　四、2006年12月ASML以2.7億美圓收購半導體設計晶圓製造技術商Brion Tech公司，後者致力於計算光刻市場，包括設計驗證、刻線加強技術和光學矯正等。

• 目前EUV光刻技術存在的問題：
  • 造價過高，高達6500萬美圓，比193nm ArF浸沒式光刻機貴；
  • 未找到合適的光源；
  • 沒有完好陷的掩模；
  • 未研發出合適的光刻膠；
  • 人力資源缺少；
  • 不能用於22nm工藝早期開發工做。

　　雖然目前EUV光刻技術還存在很多問題，但業界並未對它判處「死刑」，可是Intel和IBM以前的表態，充分代表193 nm ArF浸沒式光刻技術將成爲32nm/22nm工藝的主流光刻技術，EUV要想發揮實力還得等待時機。

　　下面是wiki中關於EUV的時間表描述：

　　At the 2011 LithoVision conference, Intel indicated that EUV technology is already late for even Intel's 10 nm design rule planning.^[170]

　　ASML has suggested that the 13.5 nm EUV wavelength is expected to be used down to 10 nm, beyond which a new EUV wavelength of 6.6 to 6.8 nm is expected to be used for finer resolution.^[171] Tools currently projected thru 2015 are not expected to reach 15 nm resolution.

　　Cymer delayed its EUV 20 W source delivery from first quarter to second quarter of 2012.^[172]

Samsung also delayed its EUV to after 2013.^[173] Likewise, GlobalFoundries and TSMC are delaying EUV use to beyond 20 nm node.^[174]

　　As of beginning of 2012, EUV has significant issues remaining in the areas of source power, defects, overlay, resist, and mask.^[175]

　　As of July 2012, 6 NXE:3100 tools (now discontinued)^[176] and 11 NXE:3300 tools have been ordered for process development and 4 NXE:3300 tools targeted for production;^[177] the latter order was split between Samsung and SKHynix.^[178]

　　At the 2013 EUVL Workshop, Intel announced that EUV would still be under development in 2015, and hence would be targeted for 2017 7 nm HVM. Consequently, 10 nm would be carried out with ArF immersion multiple patterning.^[179] TSMC^[180] and GlobalFoundries^[181] have made similar statements.

　　At the 2013 iEUVi Mask TWG update, it was revealed that the EUV mask infrastructure will have to be re-defined to allow the scaling to 14 nm half-pitch and beyond.^[182]This roadmap clarification also means continued delays for EUV.

4.EUV替代者之 二次曝光和二次圖形曝光技術

　　遠紫外光刻技術存在的問題爲一批新興技術提供了契機，譬如沉浸式光刻、無掩膜光刻和納米壓印光刻。但至少就32納米和22納米節點而言，領先的競爭技術仍是193納米沉浸式光刻，這項光刻技術涉及「兩次曝光（double exposure）」和「兩次圖形曝光（double patterning）」這兩個熱門術語。

　　　　

 

　　　　　　　　　　　　圖14.二次曝光原理圖

　　二次曝光技術，是EUV的替代計劃。簡單來講就是先蝕刻一次，清洗，而後再蝕刻一次。這種技術目的在於解決目前EUV刻深不足的問題。EUV和傳統曝光均可以使用這項技術，可是主要仍是針對EUV作優化的。可是二次曝光有一個嚴重的問題，是清洗和界面。由於第一次刻蝕以後清洗出來的地面是絕對不可能平整的，這會極大得影響第二次刻蝕的質量。

　　VLSI研究公司認爲，遠紫外光刻技術有一席之地。遠紫外光刻技術大有前途，但多是在22納米以後的某個時候。遠紫外光刻技術會出如今16納米階段。同時VLIW對無掩膜光刻和納米壓印光刻較爲悲觀。其首席執行官G. Dan Hutcheson認爲「除了研究領域外，無掩膜光刻不可能取得成功。納米壓印光刻技術也在半導體行業沒有用武之地。」

　　　　

　　　　　　　　　　　　　　圖15.IBM對於納米壓印光刻的研究

　　這樣一來，193納米沉浸式光刻技術成了近期的選擇，EUV技術由於周邊配合不力被繼續推後。

　　IBM公司最近宣佈，它並無期望將遠紫外光刻技術用於邏輯芯片的22納米節點的早期開發階段——以前IBM還對此寄予但願，遠紫外光刻技術的前景顯得更黯淡了。IBM及合做夥伴聲稱，它們會把193納米沉浸式光刻技術向下擴展到22納米節點，這要歸功於兩次圖形曝光或者兩次曝光技術。

　　在幕後，ASML、佳能和尼康彼此競相開發新的193納米沉浸式掃描光刻設備，這種設備用於兩次曝光和兩次圖形曝光時代。首款這種設備定於2008年年中先後推出。

　　　　　

　　　　　　　　　　　　　　圖16.二次曝光蝕刻成果

　　兩次曝光的優勢使得幾家芯片生產商已經將兩次圖形曝光技術運用到集成電路生產，聽說美光科技公司也在此列。兩次圖形曝光要求進行兩次曝光，首先曝光一半線路、進行蝕刻、執行其餘步驟。而後，另外一光刻膠塗層作到圓晶上，另外一半圖案在第一批線路之間的空隙裏面曝光。這種方法成本高、速度慢，但從技術上來講相對容易，不過要求大約2nm的套刻精度（overlay accuracy）。

　　對於兩次曝光，它須要先曝光一批線路，而後在執行其餘工藝步驟以前，將曝光圖案移到鄰近地方，對第二批線路進行曝光。雖然兩次曝光速度比兩次圖形曝光快，但關鍵是找到一種非線性光刻膠——這種光刻膠的化學特性可以吸取來自鄰近曝光的弱光，又不會造成圖案。

　　至於邏輯芯片的生產，IBM上週提議後段製程採用基於暗場、雙極照明的兩次曝光技術。雙極照明能夠把掩膜圖案分爲X軸和Y軸兩層，而後對它們進行兩次曝光。

IBM在實驗室裏面使用了數值孔徑爲0.93的193納米沉浸式掃描設備。IBM使用ASML的Maskweaver光學鄰近校訂工具和專門的三層光刻膠，聲稱已演示了第一層金屬線之間的間距爲90到100nm的器件。

　　IMEC已開發出一種兩次圖形曝光技術，可以得到50納米半間距、單鑲嵌設計。IMEC使用了數值孔徑爲0.85的193納米沉浸式掃描設備。它還採用與雙極照明相競爭的四極照明方案，使用了6%的軟相移掩膜（PSM）和有機材料的雙層光刻膠。

　　應用材料公司在技術大會上演示了一種相似方法：自對準兩次圖形曝光技術，該技術面向乾式光刻而不是沉浸式光刻，從而引發了人們的濃厚興趣。該方法採用了應用材料公司的先進圖膜（Advanced Patterning Film）和等離子加強的化學氣相沉積系統。應用材料公司薄膜事業部的高級副總裁兼總經理Farhad Moghadam說：「該方法可以使用193納米「乾式」掃描設備得到32納米線路和間隙壁。」

5.EUV技術與光刻發展極限

　　在文章的這一部分，咱們引用了Nature Photonics記者訪問世界芯片製造協會SEMATECH、先進技術研究部副總裁John Warlaumont，就光刻技術的將來發展進行的採訪。但願這段採訪內容和John Warlaumont先生的回答，能解釋你們對EUV技術的前景以及如今面對的困境。

一、光刻技術的當前狀態怎樣？

　　目前，芯片行業中的不少公司均採用193nm光刻技術或者193nm浸沒式光刻技術以獲得特徵尺寸爲32nm或者45nm的半道寬。線寬——在行業中包括一列線寬與相鄰兩線的間距——它表明刻寫所能達到的最大密度，比單純的特徵尺寸更具備技術上的優越性。利用巧妙的圖造成型方案，例如雙重或者多重成型技術，能夠獲得大小爲27nm的半道寬。

　　　　

　　　　　　　　　　　　　圖17.EUV技術在實驗室的應用示例1

　　　　　

　　　　　　　　　　　　　　圖18.EUV技術在實驗室的應用示例2

　　對於193nm光刻技術來講，這本來是不可能的。儘管目前193nm光刻技術仍然具備必定的市場，但不少人都認識到這應該是最後的光刻技術了。當咱們在努力的接近光刻極限時，例如採用浸沒透鏡技術以提升系統的數值孔徑，其它類型的刻寫技術也開始了研究和應用。在衆多的刻寫技術中，特徵尺寸已經不是惟一的驅動因素了，成本也是一個主要的考慮因素。雙重圖造成型技術要求在同一層面上刻寫兩次，並且還須要一個附加的腐蝕步驟，因此成本很高。這就是爲何不少公司轉向極紫外（EUV）光刻技術的緣由。這種技術能夠獲得特徵尺寸僅爲22nm的半道寬，但目前需求程度還不是很高，並且採用193nm光刻技術能夠很容易達到當前水平，可是不少公司仍然選擇採用這種技術，只由於其成本較低。

二、EUV光刻是下一代選擇的技術嗎？

　　答案是確定的。不少半導體企業都對這種技術加以關注，而且投入大量的資金來建設這種技術所需的配套設施。因爲EUV技術是所開發的各類技術中最爲困難且最具備技術挑戰的刻寫技術，因此它須要該行業中最大規模的聯合以爭取在2012年或2013年把這種技術推向市場。刻寫技術是半導體行業基礎設施建設中最重要也是成本最高的環節，不少公司都在努力的把EUV技術推向市場。

三、爲何開發EUV技術十分困難？

　　EUV技術中最大的難題是EUV輻射容易被空氣和其它材料吸取。這意味着須要開發新型的用於EUV技術的光學器件，新的掩膜以及新的技術。這也意味着EUV刻寫的整個過程須要在真空中進行。

四、在EUV技術商用以前還有哪些困難須要克服？

　　在EUV技術商用以前，有許多的技術難點須要克服，可是最爲關鍵的是光學器件的減小，光源以及掩膜問題。一個EUV刻寫系統須要許多個由100層薄膜材料組成的反射鏡。這些薄膜材料一般只有幾個分子的厚度，這須要精確控制到埃的精度。不只如此，用於EUV刻寫技術的光源不能是普通的激光或者通常光源，而是經過激光或者放電方法獲得的激發等離子體源。儘管人們在光源開發上已經取得了很大的進步，可是主要的問題是光源的功率達不到要求。目前的EUV系統只能傳輸刻寫所需功率的10～20％，可是咱們相信這個問題會及時得以解決。製做零缺陷的EUV刻寫掩膜也是該技術面臨一個重要問題，須要進一步開發研究。目前，人們採用電子束技術製做掩膜，可是製做效率過低。一些公司採用多束電子束刻寫以增長製做效率，可是我擔憂這種技術實效性不夠。EUV刻寫技術只有在全部的基礎設施都完備的狀況下才能推向市場。掩膜技術是該領域中投資欠缺的環節，須要下大力氣研究。

五、EUV技術的極限狀況是什麼？

　　咱們相信採用EUV刻寫技術能夠獲得特徵尺寸達10nm的最小線寬，因此這種技術能夠延續特徵尺寸遞減規律至少一代。每當人們預測一種技術的極限時，科學家和工程人員總會發現一種方法來打破這種極限。可是，對於EUV技術來講，咱們已經開始達到這種技術的最小極限。例如，咱們談到的電子轉換器件，這種器件僅由幾個原子組成。在這種請況下，咱們不知道極限是什麼，也不知道咱們從這個極限走向何方。要是有一天刻寫技術再也不像今天這樣深入影響着電子產業的發展，相反，一些其它的製造芯片的技術將會開發出來。

六、其它刻寫技術狀況如何？

　　關於下一代刻寫技術，在製做集成電路上目前尚未一種技術比EUV技術更可行。然而，人們也開發了其它幾種刻寫技術用於其它方面，例如光子器件、微電子機械系統和記憶芯片等。納米壓印技術已經開始產業化，並且Sematech協會正在嘗試着把該技術用於半導體行業。儘管這種技術具備很高的分辨率，可是這種技術屬於刻寫技術中的切觸形式，並且還會引入不少缺陷，因此在集成電路中應用有限。這種技術在存儲領域中具備很大的應用前景。自組裝技術也是一種製做超細線寬的技術，前景很大。

5. 8位專家展望EUV光刻技術

　　一、Yan Borodovsky
    　　——英特爾高級研究員兼技術和製造部先進光刻技術總監

雖然以前一直都在推進EUV技術，可是英特爾目前正在考慮一種混合匹配的光刻戰略。

　　「針對將來的IC設計，我認爲正確的方向是具備互補性的光刻技術。193納米光刻是目前能力最強且最成熟的技術，可以知足精確度和成本要求，但缺點是分辨率低。利用一種新技術做爲193納米光刻的補充，多是在成本、性能以及精確度方面的最佳解決方案。補充技術能夠是EUV或電子束光刻。」

　　「我認爲，對於大批量製造而言，將EUV做爲補充技術存在不少挑戰，多波束電子束一樣如此。NAND閃存廠商有更大的可能去引入某種新技術，就像咱們以前試圖引入EUV那樣。實際上，邏輯芯片在佈局、設計規則和限制方面有更大的自由度。於是咱們能夠理解，爲何三星將更加積極地部署EUV。他們別無選擇，只能寄但願于波長更短、數值孔徑（NA）更高和K1爲0.25的技術。」

　　二、G. Dan Hutcheson
    　　——市場研究公司VLSI Technology CEO

　　「我認爲該行業找到了正確方向。這個十年比上個十年好了太多。我記得在上世紀90年代，全部研究都在遵循下一代光刻的路線圖，沒有人搞別的東西。」

　　「而咱們從事的是每一年花費大量研發經費的不斷髮展的業務。要確保在未來的節點仍遵循摩爾定律，須要有兩到三個可替代現有技術的方案。做爲最後的手段，電子束技術總能保證寫入的幾何精密性，但缺點是它違反了摩爾定律。壓印是一項很是有趣的技術，這項技術有待開發。EUV也是如此。」

　　「咱們可利用現有的技術，即雙重成型。若是我是芯片製造商，我會把大量資金投在雙重成型技術上，由於如今個人光刻工具的產能基本上降低了一半。也就是說，每片晶圓的成本增長了一倍。所以我會須要雙倍的工具，這對設備行業來講是個好消息。」

　　三、Burn Lin
    　　——臺灣半導體制造有限公司微成型部高級主管

　　「該行業在某項技術上下的賭注太多。我認爲把全部雞蛋放在一個籃子裏是很危險的。不少人都明白其中的道理。」

　　四、Kurt Ronse
    　　——IMEC公司光刻技術部總監

　　「我認爲咱們在沿着正確的方向前進，由於目前尚未不少替代辦法；咱們或者中止縮小尺寸，或者繼續推進EUV技術。」

　　「EUV技術已經取得了很大的進步，該技術尚未大功告成，如今仍然有許多工做要作。可是在我看來，EUV和其餘替代技術之間的差距在過去一年已經增大。目前其它替代技術都沒能取得多大進展，並且它們在獲取資金方面也面臨困難。替代技術要達到目標將面臨很大困難。這些替代技術必須專一於16或11納米，由於它們擁有一些達到目標的方法和手段。若是繼續專一於32納米或22納米，則會錯過本身的目標。」

　　五、Walden Rhines
    　　——Mentor Graphics公司董事長兼CEO

　　「包括OPC和其它分辨率加強技術在內的計算光刻，是可以把咱們從光刻機不斷飆升的成本中解救出來的技術。在過去10年中，計算光刻在EDA市場上佔有可用市場總量(TAM)的最大份額。」

　　六、Dan Rubin
    　　——Alloy Ventures公司風險投資專家

　　「日趨明顯的一個現象，就是EUV技術沒法充分利用傳統光學光刻技術的基礎架構。這個新穎的技術創新，要求EUV資源和反射型掩模供應鏈，而這個供應鏈還沒有創建，另外，缺陷檢測仍然須要大量投入、雄厚的資金以及進度方面的調整。即便完整技術解決方案所需的各部分可以準時組合，EUV高昂的成本也會使人沒法承受，從而影響先進存儲器設備的採納。」

　　「在內存芯片市場，我一直支持壓印光刻技術。依靠不到1億美圓的總投資，Molecular Imprints公司(MII)已取得了使人難以置信的進展，並且性能改進的步伐在持續前進。其CMOS工具的可用性和硬盤驅動工具的吞吐量，從技術角度來看頗使人震驚。若是將投入在EUV上的金錢和業內關注分一部分給它，MII今天可能已經有了次32納米CMOS生產工具。」

　　七、Mark Melliar-Smith
    　　——納米壓印光刻供應商MII公司CEO

　　「這個行業限制了本身的發展前景。如今，它太過於關注單一解決方案。我認爲這樣很差。若是MII公司有去年EUV資金的1/12，咱們可能已經在解決半導體市場衆多遺留問題方面前進了很遠，並已經作好12至18個月內投產的準備。」

　　八、Kazuo Ushida

    　　——尼康旗下精密設備有限公司總裁

　　「對於小批量生產，EUV看起來頗有前途。可是EUV趕不上22納米半節距路線圖。EUV將會在晚些時候出現，也許會遇上16納米節點。咱們尚未計量工具。開發掩模工具將須要兩年時間。」

6.  ITRS與光刻技術發展

　　《今日材料》（Materials Today）是Elsevier出版集團旗下的材料科學評論期刊，是一份在材料學業界頗負盛名的出版物。《今日材料》在2008年評選出材料科學領域在過去50年間的十大進展。其中一些科研發現改變了該領域的研究方向，另一些則爲材料科學領域提供了新的機會和研究方向。

　　使人驚訝的是，排在首位的並非某項具體的研究成果，而是一種優先選擇研究方向和制定研發計劃的方式——ITRS。《國際半導體技術藍圖》（ITRS）經過設定創新和技術需求的目標推進了微電子行業的巨大進展。ITRS融合了科學、技術和經濟學，很難想象在材料學領域還有什麼能超越它對這個領域進展所起的推進做用。

　　ITRS全稱爲 International Technology Roadmap for Semiconductors，中文譯名爲國際半導體技術藍圖。

　　ITRS是由歐洲、日本、韓國、臺灣、美國五個主要的芯片製造地區發起的。

　　ITRS的目的是確保集成電路（IC）和使用IC的產品在成本效益基礎上的性能改進，從而持續半導體產業的健康和成功。

　　ITRS每一年會組織會議對半導體行業的發展方向進行討論，經過全球芯片製造商、設備供應商、研究團體和consortia的協做努力，ITRS團隊識別關鍵的挑戰，鼓勵創新解決方案，並歡迎來自半導體團體的分享。而最爲重要的則是每一年在會後發佈的ROADMAP（線路圖），ITRS在業內發佈的ROADMAP具備半導體行業最高權威性。

　　　　　　　　　　　　圖19.ITRS 2012 Litho Team關於光刻的Roadmap

　　從上圖能夠看出，EUV從2013年投入商用開始，將會在2015年15nm，2021年11nm節點上發揮愈來愈重要的做用。

本文參考文獻：

[1]  光刻技術——半導體工業的「領頭羊」[2]  半導體光刻技術概況[3]  溼浸式光刻技術成爲半導體產業新寵[4]  光刻技術的發展極限——SEMATECH公司副總裁訪談[5]  光刻行業遭雙重打擊 下一代光刻技術面臨難題[6]  EUV技術對光刻膠，掩膜版的要求[7]  極紫外投影光刻掩膜技術[8]  193nm沉浸式光刻技術發展示狀及從此難點[9]  450mm，EUV，TSV都將延遲[10] 沉浸式光刻縮小至22納米節點，IBM拋棄EUV[11] Intel欲將193nm沉浸式光刻技術延用至11nm製程節點