XILINX FPGA和CPLD引腳約束

XILINX FPGA和CPLD管教約束 1、XILINX CPLD引腳配置 打開ISE，這個工程所用的芯片是Coolrunner II CPLD系列的XC2C32A，找到floorplan IO-Pre-Synthesis 雙擊打開之後出現下圖，顯示了引腳的各種約束狀態，這些引腳約束當然是與你的編程代碼是一致的：例如：你的Verilog代碼中的時鐘信號，肯定是輸入信號，所以時鐘引腳肯定得配置成i

>>阅读原文<<