數字電路與邏輯設計 學習筆記【進制轉換】

0.1近代開關理論：Relay-contact Network Theory: 繼電-觸點網絡理論。

0.2,脈衝信號與數字信號，

• 模擬量-》模擬信號：正弦信號、脈衝信號-》脈衝電路
• 數字量-》數字信號-》數字電路

二進制信號，脈衝型數字信號或歸0型數字信號，電平型數字信號或不歸0型數字信號

0.3,數制與數制轉換

①二進制--》十進制

②十進制-》二進制 【包括任意進制方法同樣】

③二進制《----》八（十六）進制

④（任意）R進制《--------》（任意）S進制

1.1,邏輯函數

1.1.1三種運算符混合運算時，按 【非---》與-----》或】的順序計算

1.1.2邏輯函數相等

1.1.3邏輯函數的基本運算規則

• 帶入規則：

• 反演規則（反函數/補函數）。反函數與原函數的值相反（反函數實際上就是原函數的非運算）。

• 對偶規則(只有變量保持不變，常量和運算符都變[非運算符不變,非算到變量中])

   

　　　若是兩個邏輯函數F和G相等，則它們的對偶式F'與G'也必然相等，反之亦然。這就時對偶規則。

• 添加項規則：

   

  由例題得出的結論：AB + 非AC = AB + 非AC + BC 說明：AB+非AC 確定包含了BC，固然更包含了BCDE.

1.2, 邏輯函數的標準型

1.2.1,邏輯函數的兩種標準形式

• 最小項    標準與或式
• 最大項    標準或與式
• 最小項性質

• 最大項性質

•  最大項與最小項的關係： 根據摩根定律，mi 與Mi是互補的。

1.2.2,將邏輯函數變爲標準形

A-B = A-AB = A!B [+號是並的符號，不能和-號合併]

 

【奇偶校驗碼】http://blog.163.com/ma_youzhong/blog/static/42459154200821785759423/

【模2除】

 【半加器和全加器】

加法器是產生數的和的裝置。加數和被加數爲輸入，和數與進位爲輸出的裝置爲半加器。若加數、被加數與低位的進位數爲輸入，而和數與進位爲輸出則爲全加器。
半加器：半加器的電路圖半加器有兩個二進制的輸入，其將輸入的值相加，並輸出結果到和（Sum）和進制（Carry）。半加器雖能產生進制值，但半加器自己並不能處理進制值。
　　全加器：全加器三個二進制的輸入，其中一個是進制值的輸入，因此全加器能夠處理進制值。全加器能夠用兩個半加器組合而成。
【時鐘頻率】
https://www.zhihu.com/question/29685396
【串行與並行接口】
http://blog.csdn.net/a954423389/article/details/6963668
【組合邏輯電路，觸發器，時序電路關係與區別】

通俗的來說觸發器也是由「邏輯門」和導線組成的，其實觸發器完徹底全能夠當作是一個組合邏輯電路，只不過邏輯電路的輸入信號變成了激勵，
好比說J-K觸發器的JK端。當JK出現不一樣組合的時候這個邏輯電路就會輸出不一樣的邏輯值，只要JK激勵再也不發生變化那麼這個邏輯電路的輸出
也是不會變的，而這個輸出即是課本中所說的「存儲的信息」。

要想知道爲何觸發器能夠組成時序電路，還得從時序電路的定義提及，時序電路和組合電路惟一的區別就是時序電路的輸出函數不只與輸入有關，
並且與前一「狀態」也是有關的【換種方式表述：時序邏輯電路某一時刻的輸出，不只取決於該時刻的輸入，還依賴於過去的輸入】，這個「狀態」可
以說就是觸發器所存儲的信息，這麼說你可能聽的不是很明白，我來給你舉個例子吧，好比說最簡單的
組合邏輯電路實現「F=X1+X2」這個功能，咱們只須要一個「或門」，只要當X1X2=00時，F必定等於0，而時序電路是什麼呢?計數器即是時序電路的
最好的一個例子，拿模5計數器來講明，假設輸入信號爲x，每當x=1時計數器便記一個數，當x=0時計數器不工做，這樣很容易的就能夠看出外部輸入
對計數器是有影響的，可是隻有外部輸入還不足以完成計數的功能，假如前面已經記了3個數，如今x又等於了1，那麼很顯然要變化到4個數的狀態，
可是若是你不知道前面記了幾個數的話那麼下一個狀態你就不知道要變成幾，所以咱們說時序電路與前一個「狀態」也是有關的，而觸發器即是一種記錄
這個「狀態」的器件，所以咱們說觸發器能夠組成時序邏輯電路。

【RAM，觸發器（包括寄存器和鎖存器）的聯繫和區別】

本身理解：RAM實際上就是時序電路中的 存儲電路，也是由觸發器構成的。

寄存器，鎖存器，觸發器，存儲器的區別

寄存器和存儲器的區別？

 

1