22.FIFO讀寫實驗

設置位寬，深度，時鐘 平衡性能和資源 讀寫引腳設置：full，empty，數據量 官方文檔： 時序圖看的更直觀些： add an extra MSB是爲rdusedw增加一個最高位。這樣FIFO在存滿的時候，最高位是1。不添加的話，rdusedw會清零，這時存滿和沒用數據就沒有差別了。 是否添加異步清除信號 前顯模式下，有數據就放在信號線上 M9K意思是有9kb存儲空間 FIFO空和滿電路保護 勾

>>阅读原文<<