《FPGA全程進階---實戰演練》之搞定阻抗匹配

  筆者最近幾天在作視頻採集板卡時，視頻顯示端打算採用 USB2.0接口+上位機 顯示，其中USB須要作阻抗匹配。一般狀況下USB的阻抗值須要作到90Ω±10%。下面就講解一下關於阻抗匹配的知識，哪裏說得不對的，還望你們批評指正。

  在高速電路中，如USB、HDMI、DDR、LVDS設計中每每要注意阻抗匹配問題，高頻信號在傳輸線中傳播時所遇到的阻力稱爲特性阻抗，包括容抗，感抗，阻抗。爲了保證信號在傳輸過程當中不發生反射現象，信號儘可能保持完整，下降傳輸損耗，要對印刷電路板進行阻抗匹配。阻抗匹配的目的主要在於傳輸線上全部高頻微波信號都能達到負載點，不會有信號反射回源頭。其中一般狀況下，USB/DDR的阻抗值保持在90Ω±10%。HDMI/LVDS保持在100Ω±10%。

影響阻抗的關鍵因素如圖25.1所示，主要有：線寬（W），線距（S），線厚（T），介質常數（Dk/Er），介質厚度（H），那麼阻抗和線寬（W），線距（S），線厚（T），介質常數（Dk/Er）成反比，和介質厚度（H）成正比。

圖25.1 阻抗影響因素

圖25.2 阻抗相關因素

  阻抗匹配的方法：1.憑經驗值；2.交給PCB廠商；3.結合SI9000進行系統的理論計算。那麼本節主要是講解關於SI9000的使用。

  圖25.3所示是不一樣板厚各參數的設置，此圖不是標準，僅此做爲講解用，由圖中可見1.2mm厚的板子和1.6mm的板子也就是絕緣層的厚度不同而已，其餘參數保持一致。如果用過Altium的朋友，應該還記得在設置層的時候，有一個core和Prepreg，如圖25.4所示，core和prepreg的區別在於，雖都是絕緣材料，但core能夠兩面均有銅箔走線，prepreg爲純絕緣材料，不走任何銅箔線。

圖25.3 四層板不一樣板厚各參數

圖25.4 altium中四層板各參數

  圖25.5 是SI9000界面的一些介紹。

圖25.5 SI9000界面

  一般會將電源層和地層做爲信號層電流回流路徑和阻抗參考層，通常採用地層做爲參考層或電流回流路徑。若是必須採用電源層做爲參考或信號迴流的路徑，注意不要讓高速信號走線耦合噪聲到電源平面。

那麼下面就結合基於USB視頻採集板卡說明一下阻抗的計算以及線寬和間距問題。

 

 

圖25.6 USB2.0硬件搭建

  如上圖25.6所示是USB2.0硬件電路圖，其中DPLUS和DMINUS佈線的好壞直接決定了最終的傳輸速度。關於USB硬件佈線以及相關的設計，讀者能夠參考Cypress相關文件內容。如圖25.7所示。

圖25.7 相關參考資料

  在PCB面板上，USB的D+（DPLUS）D-(DMINUS)就是兩根導線，通常平行放置，影響D+（DPLUS）與D-(DMINUS)差分阻抗的因素和以前提到的同樣。

藉助電磁波原理中微波傳輸帶的2D模型來計算，單根阻抗計算公式以下:

  差分阻抗模型以下圖25.8所示。

圖25.8 差分阻抗模型

  差分阻抗計算公式以下：

  瞭解了上述的原理以後，咱們能夠直接採用SI9000此軟件去計算，不用去記住那些繁瑣公式，不過從上述公式中，也能夠看出阻抗的影響因素和一開始提到的影響因素是一致的。

筆者設計的四層板的排列方式：top layer（signal layer）---power plane （inner plane）---GND layer ---bottom layer （signal layer），因此筆者在計算阻抗時，電源層和地層都可選擇參考平面，上下對稱，因此計算top layer（signal layer）---power plane （inner plane）便可，固然也能夠計算GND layer ---bottom layer （signal layer）。

打開SI9000軟件(軟件能夠網上下載)，先計算單端阻抗，實際的模型中，廠商每每會在頂層塗一層綠油，因此實際模型以下圖25.9所示：

圖25.9 單端阻抗

筆者設計的單端阻抗相關參數如圖25.10所示，計算出來的結果是單端阻抗值69.73，通常狀況下，單端阻抗要保留必定的餘量。筆者tolerance一項沒有設置，這個具體應該要和PCB廠商溝通，因此此參數可以知足咱們設計的要求。

圖25.10 單端阻抗參數

單端阻抗搞定以後，接下來須要計算差分阻抗，這個參數儘可能要保持在90Ω±10%範圍內。SI9000選擇界面如圖25.11所示。

圖25.11 差分阻抗

設計好以後須要設置相關參數，以下圖25.12所示：

圖25.12 差分阻抗相關參數

間距爲6mil，線寬爲15mil，core層的厚度爲12.6mil，計算出來的結果爲89.72Ω，知足在90Ω±10%範圍內。

計算完上述參數以後，就要開始佈線，那麼在原理圖中須要設置差分對。如圖25.13所示。定義方式爲在菜單欄中選擇 place ---directives ---differential pair便可，還須要注意的是，在命名時須要定義爲*_N和*_P的格式，其中N和P部分大小寫。

圖25.13 差分對的定義

定義完參數以後，須要對差分對的規則進行設置，如圖25.14所示，點擊rule wizard。

圖25.14 規則設置

  根據上面的計算，線寬爲15mil最好，因此設置線寬爲15mil。

圖25.15 線寬設置

考慮到PCB佈線時，D+（DPLUS）和D-(DMINUS)線的長度小於70mm，以20~30mm較宜，而且D+（DPLUS）和D-(DMINUS)線的長度差應儘可能小於2mm，防止信號時滯。因此在圖25.16中所示，換算成mil值爲80mil。

圖25.16 容許長度差範圍

圖25.17爲間距設置，優選6mil間距。

圖25.17 間距設置

接下來利用差分對佈線功能佈線便可。