ADC前端的5個設計步驟

http://www.dzsc.com/data/html/2010-5-19/83264.html　　

      現代通訊系統和測試設備經常須要儘快地將模擬信號數字化，以便在數字域中完成信號處理。可是，爲模數轉換器(ADC)設計變壓器前端電路頗有挑戰性，特別是在高中頻(IF)的系統中。本文總結了5個設計步驟，以幫助開發出最佳的ADC前端。這5個步驟包括：1. 瞭解系統和設計要求；2. 肯定ADC的輸入阻抗；3. 肯定ADC的基本性能；4. 選擇變壓器及與負載匹配的無源元件；5. 對設計進行基準測試。這種設計方法簡單、快捷，能夠在任何應用中得到理想的性能。

　　第一個步驟聽起很簡單，但很重要，由於僅需知道特殊應用的要求就能減小迭代次數，並一開始就能夠選擇合適的元件，快速實現想要的性能。應該列出包括每一個設計要求的清單，並設定想要的性能指標邊界值，這樣便能很快選好ADC和變壓器。

　　例如，假設某個應用要求採樣率爲61.44Msps，以在中心頻率爲110MHz的20MHz帶寬(100~120MHz)上捕獲輸入信號。高於72dB的信噪比(SNR)意味着須要使用14b ADC來實現所需的SNR性能。每一個通道的功耗都應低於500mW。美國模擬器件公司(ADI)的14b、80Msps AD9246 ADC能知足這些系統級性能要求，它的工做電壓爲1.8~3.3V，具備寬帶寬和功耗低特性。

　　本例的ADC輸入爲110MHz IF信號(帶寬爲20MHz)，採樣率爲61.44Msps。因爲輸入信號的帶寬比較窄(1個乃奎斯特帶寬)，因此這裏採用諧振匹配技術。這種匹配技術提供的帶寬較窄，但在給定的頻率範圍內匹配性能很是好。這種技術一般要求在模擬輸入上增長額外的電感或鐵氧體磁珠，以便去除從ADC輸入級看到的寄生電容。若是所感興趣的IF位於基帶(第一個乃奎斯特帶寬)上，能夠採用簡單的RC網絡構造低通濾波器。

　　第二個步驟肯定ADC的輸入阻抗(圖1)。AD9246器件是一個不帶緩衝或開關電容型ADC，所以輸入阻抗是時變的，隨模擬輸入的頻率而改變。爲肯定器件的輸入阻抗，請參考AD9246的產品數據表。藉助產品數據表找到110MHz跟蹤模式下測得的阻抗就能夠了。在本例中，ADC內部輸入負載等效於一個6.9kΩ差分電阻與一個4pF電容的並聯。最好與ADC的追蹤模式相匹配，由於此時ADC正在採樣。

 

　　圖1：ADC的內部輸入阻抗能夠被看做一個電阻和一個電容的並聯結構。

　　第三個步驟肯定ADC的基本性能，以便在設法優化全部設計參數以前，更好地理解ADC是如何工做的。爲創建這個基準，採用處於缺省狀態下的*估板。產品數據手冊上的ADC特性極可能就是以這種方法來肯定的。

　　在第三個步驟中首先收集性能參數，獲得72dB的SNR以及82.7dBc的無雜波動態範圍(SFDR)。這些值與數據手冊的參數很接近。請注意，應該使用高性能信號發生器和濾波器進行特性測量，以便在測試的時候去除任何信號發生器的諧波和雜波成份。

　　而後去掉濾波器，從新將ADC*估板鏈接到測試信號發生器。應該從新調節信號發生器的輸出電平(在本例中的電平爲+14dBm)並記錄下來，以收集驅動數目。輸入頻率的掃頻應該具備足夠帶寬，以觀察帶寬平滑度的改變，獲得-3dB點。在本例子中，前端缺省配置帶有簡單的RC濾波器，使通帶平滑度達到1.2dB，帶寬約100MHz。

　　採集到該數據後，就能夠做決定了。對72dB SNR和83dBc SFDR要求，使用抗混淆濾波器(AAF)對提升防僞波性能及使信號諧波保持在低水平很重要。然而，仍然沒有解決輸入驅動和通帶平滑度問題。缺省*估板上的AAF對感興趣通帶的衰減很快。因爲並聯電感對感興趣頻率的衰減要小，在通帶以外的滾降更好，因此使用一個簡單的並聯電感會有幫助。對於輸入驅動，考慮用1:4變壓器使ADC達到全量程，這樣將使信號提升+6dB，更進一步下降了輸入驅動要求。最後，應該用矢量網絡分析儀(VNA)測量輸入阻抗和VSWR。調節到感興趣頻率，觀察輸入匹配得如何。在本例中，在110MHz下測得35Ω，獲得VSWR爲1.44:1。

　　第四步是選擇變壓器和無源元件，使其與負載阻抗匹配。變壓器和R、L的元件值都必須與負載相匹配，並構建一個能使ADC和次級變壓器之間的整體性能達到指望值的新的AAF(圖2)。

 

　　圖2：在這個ADC前端原理框圖中，電阻和電感的值必須與負載相匹配。

　　經驗和試驗這時能夠發揮做用。因爲不一樣變壓器的性能差別很是大，因此選擇變壓器不是一件容易的事。在對變壓器進行了測量並清楚其性能以後，選擇了本例所示的變壓器。通常來講，選擇相位平衡特性良好的變壓器很重要。本例應用的帶寬窄，要求的輸入驅動電壓低，所以採用了常見的1:4阻抗比變壓器。

 

　　選擇ADC變壓器的一些簡單原則包括仔細查看技術參數。例如，應該仔細比較反射損耗、插入損耗，以及相位和幅度不平衡等技術參數。若是數據表沒有給出這些參數，可向製造商索要，或者用矢量分析儀測量。是選擇標準磁量耦合變壓器仍是不平衡變壓器取決於可否知足帶寬要求。標準變壓器的帶寬通常不高於1GHz，而不平衡變壓器的帶寬則要大得多。

 

　　請注意，端接可能在初級和次級都須要，但本例爲儘可能減少元件數量，只進行了次級端接。根據具體應用，在初級和次級都進行端接可能更合理。

　　在模擬輸入端應串聯一個阻值爲15~50Ω的電阻。本例採用兩個33Ω電阻，目的是限制非緩衝ADC對模擬輸入端的反向電荷注入量，這也有助於根據前一級定義源阻抗。在90%的狀況下，可使用33Ω，但在某些狀況下，改變這個值可小幅提升性能。

　　而後計算變壓器次級的差分端接。計算結果代表，次級差分端接從小於251Ω開始比較好。理想1:4阻抗比變壓器通常採用200Ω的端接電阻。開始計算時，使用給定中心頻率下的反射損耗量來計算實際特性阻抗(Z0)。

　　當選擇變壓器時，請記住各類變壓器的差別很大，而比較不一樣元件的最佳方法是充分了解變壓器的性能參數。若是沒有性能參數，能夠從製造商處索要。請記住，高IF設計對變壓器相位平衡的影響可能很靈敏。IF很是高的設計可能須要兩個變壓器或平衡不平衡變壓器來以抑制偶次諧波畸變。

　　選擇ADC時要肯定是選擇緩衝ADC仍是非緩衝ADC。非緩衝ADC或開關電容型ADC具備時變輸入阻抗，在高IF狀況下更難設計。若是使用非緩衝ADC，任何狀況下都應以跟蹤模式進行輸入匹配，並利用製造商網站上的輸入阻抗表。雖然緩衝ADC比非緩衝ADC的功耗大，但緩衝ADC每每更容易設計，即便在高IF狀況下也一樣容易設計。當計算R和L值的時候，請記住這是一個好的開始。但並非全部應用的佈局和寄生參數值都相同，所以可能還須要一些設計反覆，以最終肯定特定應用的性能要求。（美國模擬器件公司）