DDR學習筆記（一）-FPGA驅動DDR時時鐘、突發長度的關係
在使用FPGA驅動DDR2時，若是使用IP核例化接口驅動，需瞭解如下數據關係：spa 若是DDR2的驅動時鐘是200MHz，則DDR2實際工做在400MHZ，若是IP核（DDR控制器）數據接口工做時鐘是100MHz，那麼IP核（DDR控制器）接口數據寬度是DDR2顆粒數據寬度的4倍。例如，若是DDR2顆粒是16bit，那麼DDR控制器數據接口就是64bit。從這裏也能夠得出
相關文章
- 1. DDR學習筆記
- 2. DDR3驅動原理與FPGA實現（一、DDR的基本原理）
- 3. 內存（DDR/DDR2/DDR3/DDR4）的速度等級和時鐘頻率———我的筆記
- 4. Xilinx FPGA 學習筆記——時鐘資源
- 5. LINUX DDR驅動知識（轉）
- 6. 內存（DDR/DDR2/DDR3/DDR4）的速度等級和時鐘頻率———個人筆記
- 7. DDR的原理和時序
- 8. DDR學習心得（一）
- 9. DDR掃盲——DDR的發展簡史
- 10. DDR等長佈線
- 更多相關文章...
- • PHP 5 時區 - PHP參考手冊
- • 發送ICMP時間戳請求 - TCP/IP教程
- • Tomcat學習筆記（史上最全tomcat學習筆記）
- • Kotlin學習（一）基本語法
相關標籤/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
歡迎關注本站公眾號,獲取更多信息
