（零）DPDK-基礎概念

CPU 中的內存結構  CPU 和各級緩存、內存、硬盤之間的關係  緩存一致性： 目前結構每個core都會持有自己私有的L1/L2 Cache, 但 L3 cache是所有core共有的. 那麼就存在一個cache一致性的問題  MESI 爲了保證多個緩存中共享數據的一致性，定義了 cache line 的四種狀態，而線程對 cache line 的四種操作可能會產生不一致的狀態， 因此緩存控制器

>>阅读原文<<