fpga綜合腳本tcl分析

1.首先需要設置工藝庫 set search_path ********* set link_library ******* set target_library ******* 2.將需要綜合的文件依次羅列下來，格式 analyze -format verilog 路徑.v analyze -format verilog 路徑.v analyze -format verilog 路徑.v 3.設

>>阅读原文<<