About memories in ASIC FPGA

1.

Write first | Read First | No Change
區別在於：en & wr的時候，dout是什麼，三種case對應於： dout = din; dout = mem[addr]; dout = last dout;
這個實際上是個非重要參數，由於Design並應該去不關心 en & wr的時候dout 是什麼。

2.

dout latency，由於如今的memory都會分塊，行分紅多個segement，列分紅多個column，速度都比較快，可是在某些狀況，好比CPU的L2 cache，這個memory很大，CPU速度又很快，dout可能會有多個latency，具體要看細節。

3.

另個問題是dual port mem兩個口的地址衝突問題，同時讀寫了怎麼辦，須要一個處理。通常來講不太用的上，也是跟Design細節有關，要具體討論。

 

4. clogb2函數，已經mem的深度，求對應的地址寬度，  width of mem_addr = clogb2(depth-1)