計算機實現原理專題--自動化（六）

            目前實現的加減法器能夠擴充到更高位寬的數值範圍，不只能夠實現連續n個數的相加減，還能夠實現其中幾個數的相加減，並保存相應的結果。可是還不能應對某些場景，例如須要複用中間的臨時結果在目前的電路中是不支持的，由於一旦執行了store指令後，數據被保存到存儲器中，而這個數不能被從新加載到累加器中。

            現做以下改進，每一個指令後新增兩個字節用於記錄數據的地址。例如對兩數求和，原先的方式以下：

現方式的每條指令須要3個字節：

對於32位的加法運算（7A892BCDh+65A872FFh），原先的方式中數據的存儲地址是不連續的：

現對於（76ABh+232Ch）可按照以下方式改進：

因爲指令保存了數據的地址，所以可將指令和數據存放在同一個存儲器中：

下圖演示瞭如何將兩個8位數相加，而後從結果中再減去一個8位數的RAM存儲結構圖：