【xilinx DDR3 初探1】用戶接口刷新問題

  轉載自EETOP http://bbs.eetop.cn/thread-875310-1-1.html 【背景】一年多沒有寫FPGA代碼了，最近開始搞DDR項目，想深入研究一下DDR IP核的三個刷新接口 【平臺】A7 + DDR3  【結論】結果發現這三個接口刷新與否沒有本質區別，不用主動刷新此接口；IP核自己刷新就行； 【步驟】將黑金A7101的代碼移植到另一塊開發板上，在DDR讀寫結束的

>>阅读原文<<