FPGA中VGA的時序控制 （程序+全註釋）

module VGA_test( OSC_50,     //原CLK2_50時鐘信號 VGA_CLK,    //VGA自時鐘 VGA_HS,     //行同步信號 VGA_VS,     //場同步信號 VGA_BLANK,  //複合空白信號控制信號  當BLANK爲低電平時模擬視頻輸出消隱電平，此時從R9~R0,G9~G0,B9~B0輸入的全部數據被忽略 VGA_SYNC,   //符合

>>阅读原文<<